Claims (20)
------07/03/2562------(OCR) หน้า 1 ของจำนวน 3 หน้า ข้อถือสิทธิ1. ระบบประกอบด้วย : หน่วยประมวลผลกลาง หน่วยประมวลผลกลางดังกล่าวประกอบด้วยส่วนการดำเนินรายการ ของเครื่องหน่วยความจำ (transactional memory hardware) ซึ่งสามารถปฏิบัติการได้เพื่อจะเร่งการ ทำเสมือน การแบ่งส่วนการทำเสมือนหน่วยประมวลผลกลางสู่พหุบริบทซึ่งอนุญาตให้ ระบบปฏิบัติการกลางมากกว่าหนึ่งระบบเพื่อจะดำเนินงานพร้อมกัน ส่วนการดำเนินรายการของ เครื่องหน่วยความจำ (transactional memory hardware) นั้นสามารถปฏิบัติการได้เพื่อจะเร่งการแบ่ง ส่วนของหน่วยประมวลผลกลางสู่พหุบริบทซึ่งอนุญาตระบบปฏิบัติการมากกว่าหนึ่งระบบที่จะ ดำเนินงานพร้อมกัน และส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ปฏิบัติการได้ที่จะเร่งการดำเนินงานพร้อมกันของระบบปฏิบัติการมากกว่าหนึ่งระบบบน หน่วยประมวลผลกลาง2. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ประกอบด้วยความสามารถที่จะสร้างสรรค์และรักษาสถานะส่วนบุคคลเป็นการ ส่วนบุคคลแก่หน่วยประมวลผลกลางดังกล่าว3. ระบบดังกล่าวของข้อถือสิทธิ 2 ซํ่งสถานะส่วนบุคคลไม่สามารถมองเห็นได้กับหน่วยประมวลผล กลางอื่นๆในระบบดังกล่าว4. ระบบดังกล่าวของข้อถือสิทธิ 3 ซึ่งสถานะส่วนบุคคลเป็นเพียงการเข้าถึงได้โดยหน่วยประมวลผล กลางซึ่งสร้างสรรค์สถานะส่วนบุคคล5. ระบบดังกล่าวของข้อถือสิทธิ 2 ซึ่งสถานะส่วนบุคคลนั้นสามารถสละทิ้งได้6. ระบบดังกล่าวของข้อถือสิทธิ 5 ซึ่งเมื่อหน่วยประมวลผลกลางสละทิ้งสถานะส่วนบุคคล การ พิจารณาของหน่วยความจำโดยหน่วยประมวลผลกลางถูกแปลงสู่สถานะสถาป็ตยกรรมในป็จจุบัน (current architectural state)7. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ทำให้การเข้าถึงหน่วยความจำดำเนินการโดยหน่วยประมวลผลกลางอื่นๆ มองเห็นได้กับส่วนชุดคำสั่ง8. ระบบดังกล่าวของข้อถือสิทธิ 7 ซึ่งซอฟต์แวร์ วิสซะเบิล เมมมะริ แอคเซส (software visible memory access) ยอมให้ส่วนชุดคำสั่งดำเนินงานบนหน่วยประมวลผลกลางดังกล่าวเพื่อจะตรวจจับหน่วย ประมวลผลกลางอืนๆ ซึ่งกำลังเข้าถึงตำแหน่งหน่วยความจำจำเพาะ หน้า 2 ของจำนวน 3 หน้า9. ระบบดังกล่าวของข้อถือสิทธิ I ซํ่งส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) สนับสนุนอะตอมมิค คอมมิท (atomic commit) ของสถานะส่วนบุคคลของ หน่วยประมวลผลกลาง (central recessing unit) นัน10. ระบบดังกล่าวของข้อถือสิทธิ 9 ซํ่งหน่วยประมวลผลกลางดังกล่าวเข้าระบบหน่วยความจำหลักอย่าง อะตอมในฐานะหน่วยหนํ่งเพื่อจะดำเนินการอะตอมมิค คอมมิท (atomic commit) โดยเฉพาะ11. ระบบประกอบด้วย หน่วยประมวลผลกลาง หน่วยประมวลผลกลางดังกล่าวประกอบด้วยส่วนการดำเนินรายการ ของเครื่องหน่วยความจำ (transactional memory hardware) นั้นสามารถปฎินัติการได้เพื่อจะเร่งความ เสมือน การแบ่งส่วนการทำเสมือนหน่วยประมวลผลกลางสู่พหุบริบทซํ่งอนุญาตระบบปฎิบํตการ มากกว่าหนํ่งระบบเพื่อดำเนินงานพร้อมกัน ส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ปฎินัติการได้เพื่อจะเร่งการแบ่งส่วนของหน่วยประมวลผลกลางสู่ พหุบริบทซึ๋งอนุญาตระบบปฎินัตการมากกว่าหนํ่งระบบเพื่อจะดำเนินงานพร้อมกัน และส่วนการ ดำเนินรายการของเครองหน่วยความจำ (transactional memory hardware) นันปฎิบตการได้เพือจะเร่ง การดำเนินงานพร้อมกันมากกว่าระบบปฎินัติการบนหน่วยประมวลผลกลาง ส่วนการดำเนินรายการ ของเครองหน่วยความจำ (transactional memory hardware) ดังกล่าวประกอบด้วย สิ่งอำนวยความสะดวกเพื่อจะรักษาสถานะส่วนบุคคล สิ่งอำนวยความสะดวกเพื่อจะทำให้การเข้าถึงหน่วยความจำจากหน่วยประมวลผลกลางอื่นๆ มองเห็นส่วนชุดคำสั่งได้ และ การสนับสนุนสำหรับอะตอมมิค คอมมิท (atomic commit) ของสถานะส่วนบุคคล ดังกล่าว12. ระบบดังกล่าวของข้อถือสิทธิ 11 ซํ่งสถานะส่วนบุคคลดังกล่าว ไม,สามารถมองเห็นได้กับหน่วย ประมวลผลกลางอื่นๆและสามารถละทิ้งไว้13. ระบบดังกล่าวของข้อถือสิทธิ 11 ซื่งซอฟต์แวร์วิสซะเบิลเมมมะรีแอคเซส (software visible memory access) อนุญาตให้ส่วนชุดคำสั่งดำเนินงานบนหน่วยประมวลผลกลางเพื่อจะตรวจจับหน่วย ประมวลผลกลางอื่นๆ นั้น กำลังเข้าถึงตำแหน่งหน่วยความจำจำเพาะ (specific memory locations )14. ระบบดังกล่าวข้อของถือสิทธิ 11 ซํ่งสถานะส่วนบุคคลนั้นรักษาไว้โดยหน่วยประมวลผลกลาง สามารถเข้าถึงระบบหน่วยความจำหลักอย่างอะตอม ในฐานะหน่วยหนํ่งที่จะดำเนินการอะตอมมิค คอมมิท (atomic commit) โดยเฉพาะ หน้า 3 ของจำนวน 3 หน้า15. วิธีการสำหรับการใช้ส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) เพื่อจะอำนวยความสะดวกการเลียนแบบของความหมายข้อยกเว้นที่มีความถูกต้อง ประกอบด้วยขั้นตอนต่างๆ ของ การจัดให้สิ่งอำนวยความสะดวกเพื่อจะรักษาสถานะส่วนบุคคลชื่งสามารถปฎิปัติการไต้เพื่อ จะเปิดทางสถานะที่ถูกเลียนแบบเพื่อให้คงความไม่ต้องกันด้วยสถานะสถาปัตยกรรมและประสาน จังหวะเฉพาะบนขอบเขตต่างๆ ที่แน่นอน และ การดำเนินงานขั้นตอนที่เหมาะสมของคำสั่งต่างๆ ในการใช้การจำลองกลุ่มก้อนสารสนเทศ- ถูกต้อง แม่นยำ (chunk-accurate simulation) เพื่อจะพยายามและประสบผลผลกระทบสำเร็จสุดท้าย เหมือนกันเป็นขั้นตอนดั้งเดิมของคำสั่งลูกค้า16. วิธีการดังกล่าวของข้อถือสิทธิ 15 ซํ่งถ้าการจำลองกลุ่มก้อนสารสนเทศ-ถูกต้องแม่นยำ (chunk- accurate simulation) ล้มเหลวด้วยข้อยกเว้นลำดับแรก ปฎิบํติการการจำลองคำสั่ง-ถูกต้องแม่นยำ (instruction-accurate simulation)17. วิธีการดังกล่าวของข้อถือสิทธิ 16 ซํ่งก่อนที่จะปฏิบัติการการจำลองคำสั่ง-ถูกต้องแม่นยำ (instruction-accurate simulation) การเขียนคำสั่งรอการตัดสินใดๆ แก่หน่วยความจำถูกละทิ้งไป และ สถานะที่ถูกเลียนแบบถูกลดลงสู่จุดประสานจังหวะสุดท้าย (last synchronization point)18. วิธีการดังกล่าวของข้อถือสิทธิ 16 ซํ่งการจำลองคำสั่ง-ถูกต้องแม่นยำปฎิบติการไต้เพื่อประกันว่า สถานะสถาปัตยกรรมที่ถูกต้องเป็นการแสดงเมื่อข้อยกเว้นถูกเผชิญสำหรับเวลาครั้งที่สอง19. วิธีการดังกล่าวของข้อถือสิทธิ 15 ซึ๋งการจำลองกลุ่มก้อนสารสนเทศ-ถูกต้องแม่นยำ (chunk-accurate simulation) โดยทั่วไปสมรรถนะดีกว่าการจำลองคำสั่ง-ถูกต้องแม่นยำ (instruction-accurate simulation) ------------ แก้ไข 31/03/2560 1. ระบบประกอบด้วย: หน่วยประมวลผลกลาง หน่วยประมวลผลกลางดังกล่าวประกอบด้วยส่วนการดำเนินรายการ ของเครื่องหน่วยความจำ (transactional memory hardware) ซึ่งสามารถปฏิบัติการได้เพื่อจะเร่งการ ทำเสมือน การแบ่งส่วนการทำเสมือนหน่วยประมวลผลกลางสู่พหุบริบทซึ่งอนุญาตให้ ระบบปฏิบัติการกลางมากกว่าหนึ่งระบบเพื่อจะดำเนินงานพร้อมกัน ส่วนการดำเนินรายการของ เครื่องหน่วยความจำ (transactional memory hardware) นั้นสามารถปฏิบัติการได้เพื่อจะเร่งการแบ่ง ส่วนของหน่วยประมวลผลกลางสู่พหุบริบทซึ่งอนุญาตระบบปฏิบัติการมากกว่าหนึ่งระบบที่จะ ดำเนินงานพร้อมกัน และส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ปฏิบัติการได้ที่จะเร่งการดำเนินงานพร้อมกันของระบบปฏิบัติการมากกว่าหนึ่งระบบบน หน่วยประมวลผลกลาง 2. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ประกอบด้วยความสามารถที่จะสร้างสรรค์และรักษาสถานะส่วนบุคคลเป็นการ ส่วนบุคคลแก่หน่วยประมวลผลกลางดังกล่าว 3. ระบบดังกล่าวของข้อถือสิทธิ 2 ซึ่งสถานะส่วนบุคคลไม่สามารถมองเห็นได้กับหน่วยประมวลผล กลางอื่นๆในระบบดังกล่าว 4. ระบบดังกล่าวของข้อถือสิทธิ 3 ซึ่งสถานะส่วนบุคคลเป็นเพียงการเข้าถึงได้โดยหน่วยประมวลผล กลางซึ่งสร้างสรรค์สถานะส่วนบุคคล 5. ระบบดังกล่าวของข้อถือสิทธิ 2 ซึ่งสถานะส่วนบุคคลนั้นสามารถสละทิ้งได้ 6. ระบบดังกล่าวของข้อถือสิทธิ 5 ซึ่งเมื่อหน่วยประมวลผลกลางสละทิ้งสถานะส่วนบุคคล การ พิจารณาของหน่วยความจำโดยหน่วยประมวลผลกลางถูกแปลงสู่สถานะสถาปัตยกรรมในปัจจุบัน (current architectural state) 7. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ทำให้การเข้าถึงหน่วยความจำดำเนินการโดยหน่วยประมวลผลกลางอื่นๆ มองเห็นได้กับส่วนชุดคำสั่ง 8. ระบบดังกล่าวของข้อถือสิทธิ 7 ซึ่งซอฟต์แวร์ วิสซะเบิล เมมมะรี แอคเซส (software visible memory access) ยอมให้ส่วนชุดคำสั่งดำเนินงานบนหน่วยประมวลผลกลางดังกล่าวเพื่อจะตรวจจับหน่วย ประมวลผลกลางอื่นๆ ซึ่งกำลังเข้าถึงตำแหน่งหน่วยความจำจำเพาะ 9. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) สนับสนุนอะตอมมิค คอมมิท (atomic commit) ของสถานะส่วนบุคคลของ หน่วยประมวลผลกลาง (central recessing unit) นั้น 10. ระบบดังกล่าวของข้อถือสิทธิ 9 ซึ่งหน่วยประมวลผลกลางดังกล่าวเข้าระบบหน่วยความจำหลักอย่าง อะตอมในฐานะหน่วยหนึ่งเพื่อจะดำเนินการอะตอมมิค คอมมิท (atomic commit) โดยเฉพาะ 11. ระบบประกอบด้วย หน่วยประมวลผลกลาง หน่วยประมวลผลกลางดังกล่าวประกอบด้วยส่วนการดำเนินรายการ ของเครื่องหน่วยความจำ (transactional memory hardware) นั้นสามารถปฏิบัติการได้เพื่อจะเร่งความ เสมือน การแบ่งส่วนการทำเสมือนหน่วยประมวลผลกลางสู่พหุบริบทซึ่งอนุญาตระบบปฏิบัติการ มากกว่าหนึ่งระบบเพื่อดำเนินงานพร้อมกัน ส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) ปฏิบัติการได้เพื่อจะเร่งการแบ่งส่วนของหน่วยประมวลผลกลางสู่ พหุบริบทซึ่งอนุญาตระบบปฏิบัติการมากกว่าหนึ่งระบบเพื่อจะดำเนินงานพร้อมกัน และส่วนการ ดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) นั้นปฏิบัติการได้เพื่อจะเร่ง การดำเนินงานพร้อมกันมากกว่าระบบปฏิบัติการบนหน่วยประมวลผลกลาง ส่วนการดำเนินรายการ ของเครื่องหน่วยความจำ (transactional memory hardware) ดังกล่าวประกอบด้วย สิ่งอำนวยความสะดวกเพื่อจะรักษาสถานะส่วนบุคคล สิ่งอำนวยความสะดวกเพื่อจะทำให้การเข้าถึงหน่วยความจำจากหน่วยประมวลผลกลางอื่นๆ มองเห็นส่วนชุดคำสั่งได้ และ การสนับสนุนสำหรับอะตอมมิค คอมมิท (atomic commit) ของสถานะส่วนบุคคล ดังกล่าว 12. ระบบดังกล่าวของข้อถือสิทธิ 11 ซึ่งสถานะส่วนบุคคลดังกล่าว ไม่สามารถมองเห็นได้กับหน่วย ประมวลผลกลางอื่นๆและสามารถละทิ้งไว้ 13. ระบบดังกล่าวของข้อถือสิทธิ 11 ซึ่งซอฟต์แวร์ วิสซะเบิล เมมมะรี แอคเซส (software visible memory access) อนุญาตให้ส่วนชุดคำสั่งดำเนินงานบนหน่วยประมวลผลกลางเพื่อจะตรวจจับหน่วย ประมวลผลกลางอื่นๆ นั้น กำลังเข้าถึงตำแหน่งหน่วยความจำจำเพาะ (specific memory locations ) 14. ระบบดังกล่าวข้อของถือสิทธิ 11 ซึ่งสถานะส่วนบุคคลนั้นรักษาได้โดยหน่วยประมวลผลกลาง สามารถเข้าถึงระบบหน่วยความจำหลักอย่างอะตอม ในฐานะหน่วยหนึ่งที่จะดำเนินการอะตอมมิค คอมมิท (atomic commit) โดยเฉพาะ 15. วิธีการสำหรับการใช้ส่วนการดำเนินรายการของเครื่องหน่วยความจำ (transactional memory hardware) เพื่อจะอำนวยความสะดวกการเลียนแบบของความหมายข้อยกเว้นที่มีความถูกต้อง ประกอบด้วยขั้นตอนต่างๆ ของ การจัดให้สิ่งอำนวยความสะดวกเพื่อจะรักษาสถานะส่วนบุคคลซึ่งสามารถปฏิบัติการได้เพื่อ จะเปิดทางสถานะที่ถูกเลียนแบบเพื่อให้คงความไม่ต้องกันด้วยสถานะสถาปัตยกรรมและประสาน จังหวะเฉพาะบนขอบเขตต่างๆ ที่แน่นอน และ การดำเนินงานขั้นตอนที่เหมาะสมของคำสั่งต่างๆ ในการใช้การจำลองกลุ่มก้อนสารสนเทศ- ถูกต้อง แม่นยำ (chunk-accurate simulation) เพื่อจะพยายามและประสบผลผลกระทบสำเร็จสุดท้าย เหมือนกันเป็นขั้นตอนดั้งเดิมของคำสั่งลูกค้า 16. วิธีการดังกล่าวของข้อถือสิทธิ 15 ซึ่งถ้าการจำลองกลุ่มก้อนสารสนเทศ-ถูกต้องแม่นยำ (chunk- accurate simulation) ล้มเหลวด้วยข้อยกเว้นลำดับแรก ปฏิบัติการการจำลองคำสั่ง-ถูกต้องแม่นยำ (instruction-accurate simulation) 17. วิธีการดังกล่าวของข้อถือสิทธิ 16 ซึ่งก่อนที่จะปฏิบัติการการจำลองคำสั่ง-ถูกต้องแม่นยำ (instruction-accurate simulation) การเขียนคำสั่งรอการตัดสินใดๆ แก่หน่วยความจำถูกละทิ้งไป และ สถานะที่ถูกเลียนแบบถูกลดลงสู่จุดประสานจังหวะสุดท้าย (last synchronization point) 18. วิธีการดังกล่าวของข้อถือสิทธิ 16 ซึ่งการจำลองคำสั่ง-ถูกต้องแม่นยำปฏิบัติการไต้เพื่อประกันว่า สถานะสถาปัตยกรรมที่ถูกต้องเป็นการแสดงเมื่อข้อยกเว้นถูกเผชิญสำหรับเวลาครั้งที่สอง 19. วิธีการดังกล่าวของข้อถือสิทธิ 15 ซึ่งการจำลองกลุ่มก้อนสารสนเทศ-ถูกต้องแม่นยำ (chunk-accurate simulation) โดยทั่วไปสมรรถนะดีกว่าการจำลองคำสั่ง-ถูกต้องแม่นยำ (instruction-accurate simulation) --------------------------------07/03/2562------(OCR) Page 1 of 3. Claims 1. The system consists of: a central processing unit (CPU). Such CPU consists of transactional memory hardware capable of executing to accelerate CPU virtualization into multi-context partitioning allowing more than one operating system to run concurrently. The transactional memory hardware is capable of executing to accelerate CPU virtualization into multi-context partitioning allowing more than one operating system to run concurrently, and the transactional memory hardware is capable of executing to accelerate the concurrent execution of more than one operating system on the CPU. 2. Such system of Claims 1, whose transactional memory hardware consists of the ability to create and maintain a personal state to such CPU. 3. Such system of Claims 2, whose personal state is not visible to other CPUs in such system. 4. Such system of Claims 3, whose personal state is only accessible by the CPU. 5. Such a system of claim 2 in which the personal state can be abandoned. 6. Such a system of claim 5 in which, when the CPU abandons the personal state, the CPU's consideration of memory is converted to the current architectural state. 7. Such a system of claim 1 in which the transactional memory hardware makes memory access performed by other CPUs visible to the instruction set. 8. Such a system of claim 7 in which software visible memory access allows the instruction set to execute on the CPU in order to detect other CPUs accessing specific memory locations. Page 2 of 3. 9. Such a system of claim I in which the transactional memory hardware supports the atomic commit of the personal state. The central processing unit (CPU) of this system, as described in claim 9, enters the main memory system atomically as a unit to perform atomic commits specifically. The system consists of a CPU, which includes transactional memory hardware capable of accelerating CPU partitioning to multi-context, allowing more than one operating system to run concurrently. This transactional memory hardware operates to accelerate CPU partitioning to multi-context, allowing more than one operating system to run concurrently, and this transactional memory hardware operates to accelerate more concurrent operations than the CPU-based operating system. This transactional memory hardware consists of... Facilities to maintain personal state; facilities to make memory access from other CPUs visible to the instruction set; and support for atomic commits of such personal state.12. Such a system of claim 11 in which such personal state is not visible to other CPUs and can be abandoned.13. Such a system of claim 11 in which software visible memory access allows the instruction set to execute on the CPU to detect that other CPUs are accessing specific memory locations.14. Such a system of claim 11 in which the personal state is maintained by the CPU can access main memory atomically as a unit to perform specific atomic commits. Page 3 of 3.15. Methods for using transactional memory hardware to facilitate the emulation of valid exception definitions. It comprises various steps of providing facilities to maintain a personal status that can be operated to open the way for a replicated status to maintain the inconsistency with the architectural status and coordinate specific timings within certain boundaries and the appropriate execution steps of various instructions in the use of chunk-accurate simulation to attempt and achieve the same final effect as the original client instruction steps.16. The method of claim 15, which if chunk-accurate simulation fails by first exception, performs instruction-accurate simulation.17. The method of claim 16, which before performing instruction-accurate simulation, writes any pending instructions. The memory state is discarded, and the emulated state is reduced to the last synchronization point.18. The method of claim 16, which uses chunk-accurate simulation, operates to ensure that the correct architectural state is represented when an exception is encountered for a second time.19. The method of claim 15, which uses chunk-accurate simulation, generally performs better than instruction-accurate simulation. ------------ Edited 31/03/2017 1. The system consists of: Central Processing Unit (CPU). The CPU consists of transactional memory hardware, which can be operated to accelerate CPU virtualization into multi-context, allowing more than one operating system to run concurrently. The transactional memory hardware can be operated to accelerate CPU virtualization into multi-context, allowing more than one operating system to run concurrently, and the transactional memory hardware... (Transactional memory hardware) 1. A system of claim 1 in which the transactional memory hardware contains the ability to create and maintain individual private states for that CPU. 2. A system of claim 2 in which the private state is invisible to other CPUs in the system. 3. A system of claim 3 in which the private state is only accessible by the CPU that created the private state. 4. A system of claim 2 in which the private state can be abandoned. 5. A system of claim 2 in which the private state can be abandoned. 6. A system of claim 5 in which, when the CPU abandons the private state, the CPU's consideration of memory is converted to the current architectural state. 7. A system of claim 1 in which the transactional memory hardware enables memory access by other CPUs. 8. Such a system under claim 7, in which software visible memory access allows instruction sets to execute on the CPU in order to detect other CPUs accessing specific memory locations. 9. Such a system under claim 1, in which transactional memory hardware supports atomic commit of the individual state of the central recessing unit. 10. Such a system under claim 9, in which the CPU enters main memory atomically as a unit to execute specific atomic commits. 11. The system comprises a CPU; the CPU, comprising transactional memory hardware, can operate to accelerate CPU partitioning into multiple contexts, allowing more than one operating system to run concurrently. Transactional memory hardware operates to accelerate CPU partitioning into multiple contexts. A multi-context environment that allows more than one operating system to run concurrently, and where transactional memory hardware is enabled to accelerate concurrent operations beyond that of the CPU-based operating system. Such transactional memory hardware includes facilities to maintain the personal state, facilities to make memory access from other CPUs visible to the instruction set, and support for atomic commits of such personal state. 12. Such a system of claim 11 where such personal state is invisible to other CPUs and can be abandoned. 13. Such a system of claim 11 where software visible memory access allows the instruction set on the CPU to detect when other CPUs are accessing specific memory locations. 14. Such a system of claim 11 where the personal state is maintained by the CPU and can access main memory atomically. As a unit to perform atomic commits, specifically 15. The method for using the transactional memory hardware to facilitate the simulation of a valid exception includes steps to provide facilities to maintain an executable individual state, to open the simulated state to maintain architectural inconsistencies and specific synchronization within certain boundaries, and to execute the appropriate steps of instructions using chunk-accurate simulation to attempt to achieve the same final result as the original client instruction. 16. Such a method as in claim 15, if chunk-accurate simulation fails with the first exception, performs instruction-accurate simulation. 17. Such a method as in claim 16, before performing instruction-accurate simulation, writes any pending instructions. Memory is discarded, and the replicated state is reduced to the last synchronization point. 18. This approach of claim 16, in which chunk-accurate simulation is performed to ensure that the correct architectural state is represented when an exception is encountered for a second time, 19. This approach of claim 15, in which chunk-accurate simulation generally performs better than instruction-accurate simulation.
1. ระบบประกอบด้วย: หน่วยประมวลผลกลาง หน่วยประมวลผลกลางดังกล่าวประกอบด้วยส่วนเครื่อง หน่วยความจำธุรกรรม (transactionl memoey hardware) ซึ่งสามารถปฏิบัติการได้เพื่อจะเร่งการ ทำเสมือนหน่วยประเมิลผลกลางสู่พหุบริบทซึ่งอนุญาตให้ระบบปฏิบัติการกลางมากกว่าหนึ่ง ระบบเพื่อจะดำเนินงานพร้อมกัน ส่วนเครื่องหน่อยความจำธุรกรรม (transactionl memoey hardware) นั้นสามารถปฏิบัติการได้เพื่อจะเร่งการแบ่งส่วนของหน่อยประมวลผลกลางสู่พหุบริบทซึ่งอนุญาต ระบบปฏิบัติการมากกว่าหนึ่งระบบที่จะดำเนินการงานพร้อมกัน และส่วนเครื่องหน่วยความจำธรกรรม (transactionl memoey hardware) ปฏิบัติการได้ที่จะเร่งการดำเนินการพร้อมกันของระบบปฏิบัติการ มากกว่าหนึ่งระบบบนหน่วยประมวลผลกลาง1. The system consists of: the Central Processing Unit (CPU). This CPU comprises transactional memory hardware, which can operate to accelerate the CPU's multi-context partitioning, allowing more than one operating system to execute tasks concurrently. The transactional memory hardware can also operate to accelerate the concurrent execution of multiple operating systems on the CPU.
2. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนเครื่องหน่วยความจำธุรกรรม (transactionl memoey hardware) มีความสามารถที่จะสร้างสรรค์สถานะหน่วยความจำส่วนบุคคลแก่หน่วย ประมวลผลกลางดังกล่าว2. The system described in Claim 1, whose transactional memory hardware is capable of creating individual memory states for the central processing unit,
3. ระบบดังกล่าวของข้อถือสิทธิ 2 ซึ่งสถานะส่วนบุคคลไม่สามารถมองเห้นได้กับหน่วย ประมวลผลกลางในระบบดังกล่าว3. The system under claim 2, where the privacy status is invisible to the central processing unit in the said system.
4. ระบบดังกล่าวของข้อถือสิทธิ 3 ซึ่งสถานะส่วนตัวเป็นการเข้าถึงได้โดยเฉพาะหน่วย ประมวลผลกลางซึ่งสร้างสรรค์สถานะส่วนบุคคล4. The system described in claim 3, in which the privacy status is accessed exclusively by the central processing unit that creates the privacy status.
5. ระบบดังกล่าวของข้อถือสิทธิ 2 ซึ่งสถานะส่วนตัวนั้นสามารถสละทิ้งได้5. The system described in claim 2, in which the private status can be relinquished.
6. ระบบดังกล่าวของข้อถือสิทธิ 5 ซึ่งเมื่อหน่วยประมวลผลกลางทิ้งสถานะส่วนบุคคล การ พิจารณาของหน่วยความจำโดยหน่วยประมวลผลกลางถูกแปลงสู่สถานะปัตยกรรมในปัจจุบัน6. The system described in claim 5, whereby the central processing unit abandons its individual state, the consideration of memory by the central processing unit is converted to its current architecture state.
7. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนเครื่องหน่วยความจำธุรกรรม (transactionl memoey hardware) ทำให้การเข้าถึงหน่วยความจำดำเนินการโดยหน่วยประมวลผลกลางอื่นๆ มองเห็นได้กับส่วนชุดคำสั่ง7. The system described in claim 1, in which the transactional memory hardware enables memory access performed by other central processing units, is visible to the instruction set.
8. ระบบดังกล่าวของข้อถือสิทธิ 7 ซึ่งการเข้าถึงหน่วยความจำส่วนชุดคำสั่งมองเห็นได้ ยอม ให้ส่วนชุดคำสั่งดำเนินประมวลผลกลางดังกล่าวเพื่อจะตรวจจับหน่วยประมวลผล อื่นๆ ซึ่งกำลังเข้าถึงตำแหน่งหน่วยความจำเพาะ8. The system described in claim 7, which provides visible instruction set memory access, allows the central instruction set to detect other processors accessing specific memory locations.
9. ระบบดังกล่าวของข้อถือสิทธิ 1 ซึ่งส่วนเครื่องหน่วยความจำธุรกรรม (transactionl memoey hardware)สนับสนุนการกระทำอะตอม (atomic commit)ของสถานะส่วนบุคลของ หน่วยประมวลผลกลาง ( central rccessing unit) นั้น9. The system described in claim 1, in which the transactional memory hardware supports atomic commits of the individual state of the central processing unit,
10. ระบบดังกล่าวของข้อถือสิทธิ 9 ซึ่งหน่วยประมวลผลกลางดังกล่าวเข้าระบบหน่วยความจำ หลักอย่างอะตอมในฐานะหน่วยหนึ่งเพื่อจะดำเนินการกระทำอะตอม (atomic commit ) โดยเฉพาะ10. The system described in claim 9, in which the central processing unit (CPU) enters the main memory system atomically as a unit to perform specific atomic commits.
11. ระบบประกอบด้วย หน่วยประมวลผลกลาง หน่วยประมวลผลกลางดังกล่าวมีส่วนเครื่องหมายหน่วยความจำธุรกรรม (transactional mcrnory hardwarc) นั้นสามารถปฎิบัติการได้เพื่อจะเร่งความเสมือน ส่วนเครื่อง หน่วยความจำธุรกรรม ( trnsactional memory hardwarc) ดังกล่าวประกอบด้วย สิ่งอำนวยความสะดวกเพื่อจะรักษาสถานะส่วนบุคคล สิ่งอำนวยความสะดวกเพื่อจะทำให้การเข้าถึงหน่วยความจำจากหน่วยประมาณประมวลผลกลางอื่นๆ มองเห็นได้กับส่วนคำสั่ง และ การสนับสนุนสำหรับกระทำอะตอม ( atomic commit ) ของสถานะส่วนบุคคล ดังกล่าว11. The system consists of a central processing unit (CPU). This CPU has a transactional memory hardware component capable of executing operations to accelerate virtualization. This transactional memory hardware includes facilities to maintain individual state, facilities to allow memory access from other CPUs, visibility to the instruction set, and support for atomic commits of such individual state.
12. ระบบดังกล่าวของข้อถือสิทธิ 11 ซึ่งสถานะส่วนบุคคลดังกล่าว สามารถมองเห็นได้กับ หน่วยประมวลผลกลางอื่น ๆและสามารถละทิ้งไว้12. The system described in claim 11, in which such personal status is visible to other central processing units and can be abandoned.
13. ระบบดังกล่าวของข้อถือสิทธิ 11 ซึ่งการเข้าถึงหน่วยความจำส่วนชุดคำสั่งมองเห็นได้ยอม ให้ส่วนชุดคำสั่งดำเนินงานบนหน่วยประมวลผลกลางเพื่อจะตรวจจับหน่วยปรัมวลผลกลางอื่น ๆ นั้น กำลังเข้าถึงตำแหน่งหน่วยความจำจำเพาะ (specific memory locations)13. The system described in claim 11, which provides visible instruction set access to memory, allows the instruction set to execute on the CPU in order to detect other CPUs accessing specific memory locations.
14. ระบบดังกล่าวข้อถือสิทธิ 11ซึ่งสถานะส่วนบุคคลนั้นรักษาไว้โดยหน่วยประมวลผล กลางสามารถเข้าถึงระบบหน่วยความจำหลักอย่างอะตอม ในฐานะหน่วยหนึ่งที่จะดำเนินการกระทำ อะตอม (atomic commit) โดยเฉพะ14. The system, claiming right 11, whose personal status is maintained by the central processing unit, has atomic access to the main memory system as a unit to perform specific atomic commits.
15. วิธีการสำหรับการใช้ส่วนเครื่องหน่วยความจำธุรกรรม ( tranascional memory hardwarc) เพื่อจะอำนวยความสะดวกการเลือนแบบของความหมายข้อยกเว้นที่มีความถูกต้องประกอบด้วย ขั้นตอนต่างๆ ของ การจัดให้สิ่งอำนวยความสะดวกเพื่อจะรักษาสถานะส่วนบุคคลซึ่งสามารถปฏิบัติการได้เพื่อ จะเปิดทางสถานะที่ถูกเลียนแบบ เพื่อให้คงความไม่ต้องกันด้วยสถานะสถาปัตยกรรมและประสาน จังหวะเฉพาะบนขอบเขตต่างๆ ที่แน่นอน และ การดำเนินงานตามขั้นตอนของคำสั่งต่างๆ ที่มีความเหมาะสมที่สุดในการใช้การจำลองกลุ่มก้อน สารสนเทศ - ถูกต้อง แม่นยำ (chunk accurate simulation) เพื่อจะพยายามและประสพผลสำเร็จ สุดท้ายเหมือนกัน15. Methods for utilizing transcendental memory hardware to facilitate the translocation of valid exceptions include steps to provide facilities to maintain executable individual states, to enable the emulation of states, to maintain architectural inconsistencies and specific synchronization within certain boundaries, and to execute instructions optimally using chunk-accurate simulation to attempt and achieve the same final result.
16. วิธีการดังกล่าวของข้อถือสิทธิ 15 ซึ่งถ้าการจำลองกลุ่มก้อนสารสนเทศ - ถูกต้องแม่นยำ ( chunk accurate simulation) ล้มเหลวด้วยข้อยกเว้นลำดับแรก ปฏิบัติการการจำลองคำสั่ง - ถูกต้องแม่นยำ ( instruction - accurate simulation)16. The aforementioned method of claim 15, which states that if chunk-accurate simulation fails with a first-order exception, then instruction-accurate simulation is performed.
17. วิธีการดังกล่าวของข้อถือสิทธิ 16 ซึ่งก่อนที่จะปฏิบัติการการจำลองคำสั่ง - ถูกต้องแม่นยำ ( instruction - accurate simulation) การเขียนคำสั่งรอการตัดสินใดๆ แก่หน่วยความจำถูกทิ้งไป และสถานะที่ถูกเลียนแบบถูกลดลงสู่จุดประสานจังหวะสุดท้าย (last synchronization point)17. According to the method described in claim 16, before executing instruction-accurate simulation, any pending instructions to memory are discarded, and the simulated state is reduced to its last synchronization point.
18. วิธีการดังกล่าวของข้อถือสิทธิ 16 ซึ่งการจำลองคำสั่ง - ถูกต้องแม่นยำปฎิบัติการได้เพื่อ ประกันว่าสถานะปัตยกรรมที่ถูกต้องเป็นการแสดงเมื่อข้อยกเว้นถูกเผชิญสำหรับเวลาครั้งที่สอง18. The aforementioned method of claim 16, in which the instruction simulation is accurately executed, ensures that the correct architecture state is represented when an exception is encountered for a second time.
19. วิธีการดังลก่าวของข้อถือสิทธิ 15 ซึ่งการจำลองกลุ่มก้อนสารสนเทศ - ถูกต้องแม่นยำ ( chunk accrate simulation) โดยทั่วไปสมรรถนะดีกว่าการจำลองคำสั่ง - ถูกต้องแม่นยำ (transactionl accrate simulation)19. The method described in claim 15, where chunk accrate simulation is generally more accurate than transaction accrate simulation, performs better.
20. สื่อคอมพิวเตอร์ - สามารถอ่านได้ (computer - readable medium) ที่มีคำสั่ง คอมพิวเตอร์ - สามารถปฏิบัติการได้ (computer - exccutable instruction) สำหรับเป็นสาเหตุ ให้คอมพิวเตอร์เพื่อจะดำเนินการขั้นตอนตางๆ อ้างถึงในข้อถือสิทธิ 1520. A computer-readable medium containing computer-executable instructions that cause the computer to perform the steps referred to in Claim 15.