TH70549A - Multi-height finfet - Google Patents
Multi-height finfetInfo
- Publication number
- TH70549A TH70549A TH401001505A TH0401001505A TH70549A TH 70549 A TH70549 A TH 70549A TH 401001505 A TH401001505 A TH 401001505A TH 0401001505 A TH0401001505 A TH 0401001505A TH 70549 A TH70549 A TH 70549A
- Authority
- TH
- Thailand
- Prior art keywords
- fin
- fins
- ratio
- height
- channel
- Prior art date
Links
- 239000004020 conductor Substances 0.000 claims 1
Abstract
DC60 (26/07/47) การประดิษฐ์นี้จะจัดเตรียมไว้ด้วย อุปกรณ์ฟินเฟต ที่มีครีบที่หนึ่งและครีบที่สอง แต่ละครีบ นั้น จะมีบริเวณแชนเนล และ บริเวณซอร์สและเดรนที่ต่อขยายออกจากบริเวณแชนเนลนั้น ครีบ เหล่า นั้นจะมีความสูงที่แตกต่างกัน การประดิษฐ์นี้จะมีตัว นำเกตที่ได้รับการกำหนดตำแหน่งอยู่ติดกับครีบ เหล่านั้น ตัว นำเกตจะตั้งฉากกับครีบเหล่านั้นและไขว้ข้ามบริเวณแชนเนลของ แต่ละครีบของครีบที่ หนึ่งและครีบที่สองนั้น ครีบเหล่านั้น จะขนานซึ่งกันและกัน อัตราส่วนของความสูงของครีบที่หนึ่ง ต่อความสูงของครีบที่สอง จะประกอบรวมด้วย อัตราส่วนของ หนึ่งต่อ 2/3 อัตราส่วนนั้นจะได้รับ การนำมาใช้เพื่อที่จะ ปรับตั้งสมรรถนะของทรานซิสเตอร์ และพิจารณาหาค่า ความกว้างแชนเนลทั้ง หมดของทรานซิสเตอร์นั้น การประดิษฐ์นี้จะจัดเตรียมไว้ด้วย อุปกรณ์ฟินเฟต ที่มีครีบที่หนึ่งและครีบที่สอง แต่ละครีบ นั้น จะมีบริเวณแชนเนล และ บริเวณซอร์สและเดรนที่ต่อขยายออกจากบริเวณแชนเนลนั้น ครีบ เหล่า นั้นจะมีความสูงที่แตกต่างกัน การประดิษฐ์นี้จะมีตัว นำเกตที่ได้รับการกำหนดตำแหน่งอยู่ติดกับครีบ เหล่านั้น ตัว นำเกตจะตั้งฉากกับครีบเหล่านั้นและไขว้ข้ามบริเวณแชนเนลของ แต่ละครีบของครีบที่ หนึ่งและครีบที่สองนั้น ครีบเหล่านั้น จะขนานซึ่งกันและกัน อัตราส่วนของความสูงของครีบที่หนึ่ง ต่อความสูงของครีบที่สอง จะประกอบรวมด้วย อัตราส่วนของ หนึ่งต่อ 2/3 อัตราส่วนนั้นจะได้รับ การนำมาใช้เพื่อที่จะ ปรับตั้งสมรรถนะของทรานซิสเตอร์ และพิจารณาหาค่า ความกว้างแชนเนลทั้ง หมดของทรานซิสเตอร์นั้น DC60 (26/07/47), this invention will also be provided. Finfet equipment Each fin has the first and second fins, each having a channel region and a source and drain region extending from that channel region. This invention will have The gate guide is positioned next to those fins. The gate guide is perpendicular to those fins and crosses the channel area of the Each fin of that fin One and the second fins Those fins Will be parallel to each other The ratio of the height of the first fin To the height of the second fin Is compounded by the ratio of one to 2/3 that ratio is given Used in order to Adjust the transistor performance And consider Whole channel width Out of that transistor This invention will also provide Finfet equipment Each fin has the first and second fins, each having a channel region and a source and drain region extending from that channel region. This invention will have The gate guide is positioned next to those fins. The gate guide is perpendicular to those fins and crosses the channel area of the Each fin of that fin One and the second fins Those fins Will be parallel to each other The ratio of the height of the first fin To the height of the second fin Is compounded by the ratio of one to 2/3 that ratio is given Used in order to Adjust the transistor performance And consider Whole channel width Out of that transistor
Claims (2)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH70549A true TH70549A (en) | 2005-09-14 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE602004015592D1 (en) | METHOD FOR THE PRODUCTION OF FINFETS OF MULTIPLE HEIGHTS | |
| ATE404996T1 (en) | METHOD FOR PRODUCING PAIRS OF PARALLEL FINFETS | |
| ATE461526T1 (en) | HIGH DENSITY FINFET INTEGRATION PROCESS | |
| EP4220719A3 (en) | Fin patterning for advanced integrated circuit structure fabrication | |
| ATE544182T1 (en) | FIN TYPE FIELD EFFECT TRANSISTOR | |
| WO2009012295A3 (en) | Fin-type field effect transistor structure with merged source/drain silicide and method of forming the structure | |
| WO2005057615A3 (en) | Closed cell trench metal-oxide-semiconductor field effect transistor | |
| ATE437449T1 (en) | HIGH PERFORMANCE MOSFET HAVING A STRESSED GATE METAL SILICIDE LAYER AND PRODUCTION PROCESS THEREOF | |
| ATE546837T1 (en) | VERTICAL FIN FET MOS DEVICES | |
| de Andrade et al. | Behavior of triple-gate Bulk FinFETs with and without DTMOS operation | |
| ATE492912T1 (en) | ORGANIC SEMICONDUCTOR ARRANGEMENT | |
| EP2725620A3 (en) | Field effect transistor and related devices | |
| WO2005081323A3 (en) | Trench-gate semiconductor devices and the manufacture thereof | |
| US10665676B2 (en) | Body contact layouts for semiconductor structures | |
| US10685982B2 (en) | Semiconductor structure | |
| WO2003015182A3 (en) | Fin field effect transistor and method for producing a fin field effect transistor | |
| ATE534140T1 (en) | FINFET BASED NON-VOLATILE MEMORY DEVICE | |
| TH70549A (en) | Multi-height finfet | |
| KR101616490B1 (en) | Semiconductor device | |
| US11171139B2 (en) | Transistors with various threshold voltages and method for manufacturing the same | |
| JP2014187290A5 (en) | ||
| CN101599505A (en) | High-density high-efficiency power transistor layout mode | |
| TW200610151A (en) | MOS transistor and a semiconductor IC apparatus having the same | |
| ATE456155T1 (en) | FIELD EFFECT TRANSISTOR SEMICONDUCTOR COMPONENT | |
| Plikat et al. | Impact of cell layout on the characteristics of 60 V low on-resistance lateral NMOS for power ICs |