TH64410A - การล็อคที่แบ่งเป็นภาคของเฟสล็อคลูป - Google Patents
การล็อคที่แบ่งเป็นภาคของเฟสล็อคลูปInfo
- Publication number
- TH64410A TH64410A TH301002716A TH0301002716A TH64410A TH 64410 A TH64410 A TH 64410A TH 301002716 A TH301002716 A TH 301002716A TH 0301002716 A TH0301002716 A TH 0301002716A TH 64410 A TH64410 A TH 64410A
- Authority
- TH
- Thailand
- Prior art keywords
- pll
- encoder
- wclk
- clock signal
- locking
- Prior art date
Links
Abstract
DC60 (24/09/46) การซิงโครไนซ์ข้อมูลถูกดำเนินการในอุปกรณ์ซึ่งจะส่งและ/หรือรับสัญญาณเสียงและ/ หรือสัญญาณภาพโดยอาศัยการล็อคที่แบ่งเป็นภาคของเฟสล็อคลูป (PLL) ตามรูปลักษณ์ที่ยกมา เป็นตัวอย่างนั้น เครื่องส่ง (15) จะมีแหล่งจ่ายข้อมูลอนุกรมรวมอยู่ด้วย เครื่องเข้ารหัส (30) จะ จัดเตรียมข้อมูลที่ถูกเข้ารหัสและจะมี PLL ที่หนึ่ง (34) เครื่องควบคุม (20) จะมี PLL ที่สอง (24) ซึ่งจะทำให้สามารถสร้างสัญญาณนาฬิกา (WCLK) ได้ เครื่องควบคุม (20) จะถูกเชื่อมต่อเข้าไป ระหว่างแหล่งจ่ายข้อมูลอนุกรมและเครื่องเข้ารหัส (30) เพื่อจัดเตรียมสัญญาณนาฬิกา (WCLK) ให้ กับเครื่องเข้ารหัส (30) PLL ที่หนึ่ง (34) ของเครื่องเข้ารหัส (30) จะล็อคเข้ากับสัญญาณนาฬิกา (WCLK) การซิงโครไนซ์ข้อมูลถูกดำเนินการในอุปกรณ์ซึ่งจะส่งและ/หรือรับสัญญาณเสียงและ/ หรือสัญญาณภาพโดยอาศัยการล็อคที่แบ่งเป็นภาคของเฟสล็อคลูป (PLL) ตามรูปลักษณ์ที่ยกมา เป็นตัวอย่างนั้น เครื่องส่ง (15) จะมีแหล่งจ่ายข้อมูลอนุกรมรวมอยู่ด้วย เครื่องเข้ารหัส (30) จะ จัดเตรียมข้อมูลที่ถูกเข้ารหัสและจะมี PLL ที่หนึ่ง (34) เครื่องควบคุม (20) จะมี PLL ที่สอง (24) ซึ่งจะทำให้สามารถสร้างสัญญาณนาฬิกา (WCLK) ได้ เครื่องควบคุม (20) จะถูกเชื่อมต่อเข้าไป ระหว่างแหล่งจ่ายข้อมูลอนุกรมและเครื่องเข้ารหัส (30) เพื่อจัดเตรียมสัญญาณนาฬิกา (WCLK) ให้ กับเครื่องเข้ารหัส (30) PLL ที่หนึ่ง (34) ของเครื่องเข้ารหัส (30) จะล็อคเข้ากับสัญญาณนาฬิกา (WCLK)
Claims (1)
1. อุปกรณ์ (15) ซึ่งประกอบด้วย -เเหล่งจ่ายข้อมูลอนุกรม - วิถีทางในการเข้ารหัส (30) สำหรับจัดเตรียมข้อมูลที่ถูกเข้ารหัสโดยที่วิถีทาง ในการเข้ารหัส (30) ดังกล่าวจะมีเฟสล็อคลูปที่หนึ่ง (34) - วิถีทางสำหรับควบคุม (20) ซึ่งมีเฟสล็อคลูปที่สอง (24)เพื่อให้สามารถสร้าง สัญญาณนาฬิกา (WCLK) ได้โดยที่วิถีทางสำหรับควบคุม (20) ดังกล่าวถูกเชื่อมต่อเข้าไประหว่าง แหล่งจ่ายข้อมูลอนุกรมดังกล่าวและวิถีทางในการเข้ารหัส (30) ดังกล่าวเพื่อจัดเตรียมสัญญาณ นาฬิกา (WCLK) ดังกล่าวให้กัแท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH64410A true TH64410A (th) | 2004-09-30 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MX2025007902A (es) | Procesamiento de residuos en codificacion de video | |
| US8983214B2 (en) | Encoder, decoder, and transmission system | |
| WO2002103484A3 (en) | Enhanced encoder for synchronizing multimedia files into an audio bit stream | |
| JP2002542518A5 (th) | ||
| JP2005524351A5 (th) | ||
| DE69840754D1 (de) | Digitaler funksendeempfänger | |
| WO2009014339A3 (en) | Serial transceiver and communication method used by the serial transceiver | |
| RU2006139036A (ru) | Способы и устройства для кодирования и декодирования стереосигнала | |
| MY159022A (en) | Improved audio coding system using spectral hole filling | |
| TW200501583A (en) | Wobble clock generator and driving method thereof | |
| MY113537A (en) | Method and apparatus for decoding noisy, intermittent data, such as manchester encoded data or the like | |
| WO2009042482A3 (en) | Systems and methods for hardware key encryption | |
| TW200505239A (en) | Data encoding device and data encoding method, data output device and data output method, signal processing system, signal processing device and signal processing method and datal decoding device and data decoding method | |
| CA2244624C (en) | Method and system for aligning natural and synthetic video to speech synthesis | |
| DE50206299D1 (de) | Verfahren und Vorrichtung zum Verschlüsseln und Entschlüsseln von Daten | |
| JPH05505919A (ja) | デスクランブラの疑似ランダム二進シーケンスの同期方法 | |
| US20100001773A1 (en) | Digital pll device | |
| WO2005043882A3 (en) | Video source coding with side information | |
| WO2002027990A3 (de) | Verfahren zum gesteuerten einsynchronisieren auf ein nicht stabiles taktsystem und hiermit korrespondierende empfangseinheit | |
| TH64410A (th) | การล็อคที่แบ่งเป็นภาคของเฟสล็อคลูป | |
| CA2367055A1 (en) | Video coding and decoding apparatus with error correction for handling arbitrary shaped blocks | |
| MY118061A (en) | Encoding/decoding system for coherent signal interference reduction | |
| WO2011151178A1 (en) | Providing a watermarked decoded audio or video signal derived from a watermarked audio or video signal that was low bit rate encoded and decoded | |
| KR100530874B1 (ko) | 데이터 인코딩/디코딩 장치 및 데이터 인코딩/디코딩장치를 이용한 장치 | |
| PL335415A1 (en) | Incorporation of additional data into an encoded signal |