TH46709A - การอำนวยความสะดวกให้กับการปรับสภาวะรีจิสเตอร์ใหม่ในตัวประมวลผลที่ไม่ทำงานตามลำดับ - Google Patents
การอำนวยความสะดวกให้กับการปรับสภาวะรีจิสเตอร์ใหม่ในตัวประมวลผลที่ไม่ทำงานตามลำดับInfo
- Publication number
- TH46709A TH46709A TH1003515A TH0001003515A TH46709A TH 46709 A TH46709 A TH 46709A TH 1003515 A TH1003515 A TH 1003515A TH 0001003515 A TH0001003515 A TH 0001003515A TH 46709 A TH46709 A TH 46709A
- Authority
- TH
- Thailand
- Prior art keywords
- bit
- register
- value
- result buffer
- pairs
- Prior art date
Links
- 238000010606 normalization Methods 0.000 title 1
- 230000004048 modification Effects 0.000 claims abstract 5
- 238000012986 modification Methods 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims 2
- 238000005452 bending Methods 0.000 claims 1
- 239000000872 buffer Substances 0.000 abstract 8
- 238000012384 transportation and delivery Methods 0.000 abstract 4
- 230000001052 transient effect Effects 0.000 abstract 2
Abstract
DC60 (31/10/43) ตัวประมวลผลจะรวมส่วนที่เป็น รีจิสเตอร์, หน่วยดำเนิน การ, บัฟเฟอร์ผลลัพธ์ แบบ ชั่วคราว และวงจรของฟังก์ชั่น ส่งมอบ รีจิสเตอร์จะรวมส่วน ที่เป็นที่รีจิสเตอร์บิต อย่างน้อย ที่สุดหนึ่งอัน และอาจจะรวม ส่วนที่เป็นบิตที่ยึดติดอยู่หนึ่ง อันหรือมากกว่า หน่วยดำเนิน การจะเหมาะสมสำหรับดำเนิน การกลุ่มของคำสั่งคอมพิวเตอร์ บัฟเฟอร์ ผลลัพธ์แบบชั่วคราว จะถูกจัดโครงแบบให้รับ (จากหน่วยดำเนินการ) ข้อมูล การดัดแปลง รีจิสเตอร์บิต ที่ถูกจัดให้มีโดยคำสั่ง บัฟ เฟอร์ผลลัพธ์แบบชั่วคราวจะเหมาะสมสำหรับ เก็บ ข้อมูลการดัดแปลงในคู่บิต กำหนดค่า/ล้างค่าของบิต ที่สอดคล้องกับรีจิสเตอร์ บิตที่ สอดคล้องกันของรี จิสเตอร์ วงจรของฟังก์ชั่น ส่งมอบจะถูกจัดโครงแบบ ให้รับคู่บิต กำหนดค่า/ล้าง ค่าของบิตจากบัฟเฟอร์ผล ลัพธ์แบบชั่วคราวเมื่อมีการ ส่งมอบคำสั่ง วงจร ของฟังก์ ชั่นส่งมอบจะเหมาะสมสำหรับ ให้กำเนิดบิตที่ถูกปรับใหม่ เพื่อตอบสนองต่อการ รับคู่ บิตกำหนดค่า/ล้างค่าของบิต บิตที่ถูกปรับใหม่ก็จะถูกส่ง มอบให้กับบิตรีจิสเตอร์ที่ สอด คล้องของรีจิสเตอร์ ตัวประมวลผลจะรวมส่วนที่เป็น รีจิสเตอร์, หน่วยดำเนิน การ, บัฟเฟอร์ผลลัพธ์ แบบ ชั่วคราว และวงจรของฟังก์ชั่น ส่งมอบ รีจิสเตอร์จะรวมส่วน ที่เป็นที่รีจิสเตอร์บิต อย่างน้อย ที่สุดหนึ่งอัน และอาจจะรวม ส่วนที่เป็นบิตที่ยึดติดอยู่หนึ่ง อันหรือมากกว่า หน่วยดำเนิน การจะเหมาะสมสำหรับดำเนิน การกลุ่มของคำสั่งคอมพิวเตอร์ บัฟเฟอร์ ผลลัพธ์แบบชั่วคราว จะถูกจัดโครงแบบให้รับ (จากหน่วยดำเนินการ) ข้อมูล การดัดแปลง รีจิสเตอร์บิต ที่ถูกจัดให้มีโดยคำสั่ง บัฟ เฟอร์ผลลัพธ์แบบชั่วคราวจะเหมาะสมสำหรับ เก็บ ข้อมูลการดัดแปลงในคู่บิต กำหนดค่า/ล้างค่าของบิต ที่สอดคล้องกับรีจิสเตอร์ บิตที่ สอดคล้องกันของรี จิสเตอร์ วงจรของฟังก์ชั่น ส่งมอบจะถูกจัดโครงแบบ ให้รับคู่บิต กำหนดค่า/ล้าง ค่าของบิตจากบัฟเฟอร์ผล ลัพธ์แบบชั่วคราวเมื่อมีการ ส่งมอบคำสั่ง วงจร ของฟังก์ ชั่นส่งมอบจะเหมาะสมสำหรับ ให้กำเนิดบิตที่ถูกปรับใหม่ เพื่อตอบสนองต่อการ รับคู่ บิตกำหนดค่า/ล้างค่าของบิต บิตที่ถูกปรับใหม่ก็จะถูกส่ง มอบให้กับบิตรีจิสเตอร์ที่ สอด คล้องของรีจิสเตอร์
Claims (2)
1.วิธีการ ซึ่งประกอบด้วย การดำเนินการชุดคำสั่ง การบันทึกข้อมูลการดัด แปลงรีจิสเตอร์บิตที่ถูก จัดให้มีโดยแต่ละชุดคำสั่ง ในคู่บิต กำหนดค่า/ล้างค่า ของบิตที่สอดคล้องกับแต่ ละรีจิสเตอร์บิตในรีจิส เตอร์ และ การปรับรีจิสเตอร์บิตใหม่ สำหรับแต่ละคำสั่งในชุด คำสั่ง ซึ่งขึ้นอยู่กับแต่ละ ข้อมูล การดัดแปลง เมื่อคำ สั่งถูกส่งมอบ
2. วิธีการ ดังระบุในข้อถือสิทธิ 1 ซึ่งชุดคำสั่งอย่างน้อยหนึ่งชุดจะถูกดำเนินการ โดยการคาดคะเนและไมแท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH46709A true TH46709A (th) | 2001-08-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740249B1 (en) | Data processing device with coprocessor | |
| US20090106533A1 (en) | Data processing apparatus | |
| US7730290B2 (en) | Systems for executing load instructions that achieve sequential load consistency | |
| KR20040085058A (ko) | 일련의 처리 명령들의 파이프라인 처리 방법 및 장치 | |
| EP0498595B1 (en) | Single chip digital processor and method for operating it | |
| US6405303B1 (en) | Massively parallel decoding and execution of variable-length instructions | |
| JPH01177127A (ja) | 情報処理装置 | |
| US6862670B2 (en) | Tagged address stack and microprocessor using same | |
| JPH0248732A (ja) | 命令パイプライン方式のマイクロプロセッサ | |
| KR20190031498A (ko) | 어드레스 생성 시간에서 로드 및 스토어 큐 할당 시스템 및 방법 | |
| US7213132B2 (en) | System and method for providing predicate data to multiple pipeline stages | |
| TW449720B (en) | Routing dependent instructions to clustered execution units | |
| US6209073B1 (en) | System and method for interlocking barrier operations in load and store queues | |
| US5175827A (en) | Branch history table write control system to prevent looping branch instructions from writing more than once into a branch history table | |
| US6442675B1 (en) | Compressed string and multiple generation engine | |
| TH46709A (th) | การอำนวยความสะดวกให้กับการปรับสภาวะรีจิสเตอร์ใหม่ในตัวประมวลผลที่ไม่ทำงานตามลำดับ | |
| US20050138607A1 (en) | Software-implemented grouping techniques for use in a superscalar data processing system | |
| US6775762B1 (en) | Processor and processor system | |
| KR100322150B1 (ko) | 부동 소수점 상태 및 제어 레지스터 인스트럭션을 단일 사이클 | |
| KR19990013416A (ko) | 프로세싱 시스템 | |
| US5784634A (en) | Pipelined CPU with instruction fetch, execution and write back stages | |
| KR20030017982A (ko) | 브이.엘.아이.더블유. 프로세서에서 부분적으로파이프라인으로 연결된 명령을 동기시키는 방법 | |
| JP5185478B2 (ja) | パイプライン処理方法並びにその方法を利用するパイプライン処理装置 | |
| US20020108022A1 (en) | System and method for allowing back to back write operations in a processing system utilizing a single port cache | |
| JPH0374721A (ja) | ディジタル処理装置 |