TH21910EX - Muldiplexing / Dimplexing Unit - Google Patents

Muldiplexing / Dimplexing Unit

Info

Publication number
TH21910EX
TH21910EX TH9401002180A TH9401002180A TH21910EX TH 21910E X TH21910E X TH 21910EX TH 9401002180 A TH9401002180 A TH 9401002180A TH 9401002180 A TH9401002180 A TH 9401002180A TH 21910E X TH21910E X TH 21910EX
Authority
TH
Thailand
Prior art keywords
sub
circuit
multiplexing
input
silicon
Prior art date
Application number
TH9401002180A
Other languages
Thai (th)
Other versions
TH21910A (en
Inventor
เฮาเจียง นาย
คาร์ลสเวน แมกนัส เบอการ์ด นาย
Original Assignee
เทเลโฟนแอคตี้โบลาเกท แอลเอ็ม อิริคสัน เทเลโฟนแอคตี้โบลาเกท แอลเอ็ม อิริคสัน
Filing date
Publication date
Application filed by เทเลโฟนแอคตี้โบลาเกท แอลเอ็ม อิริคสัน เทเลโฟนแอคตี้โบลาเกท แอลเอ็ม อิริคสัน filed Critical เทเลโฟนแอคตี้โบลาเกท แอลเอ็ม อิริคสัน เทเลโฟนแอคตี้โบลาเกท แอลเอ็ม อิริคสัน
Publication of TH21910EX publication Critical patent/TH21910EX/en
Publication of TH21910A publication Critical patent/TH21910A/en

Links

Abstract

การประดิษฐ์นี้เกี่ยวข้องกับหน่วยมัลติเพล็กซึ่ง/ดีมัลติเพล็กซิ่ง ที่เป็นวงจรรวม และเป็นบล็อคบนผิวหน้าย่อยของผิว หน้า ซิลิคอน เช่น วงจร Bi-COMS แบบดิจิตอล และ การใช้เซดชั่นของ CMOS ที่วางอยู่บนวงจรดังกล่าว ที่ซึ่งผิวหน้าย่อยที่หนึ่ง ของ ผิวหน้า ซิลิคอนมีชุดที่หนึ่ง (41') ของวงจรอินพุทและเอ้าท์ พุท แ และผิวหน้าย่อยที่สองมีชุดที่สอง (41'') ของวงจรอินพุทและ เอ้าท์ พุท บริเวณ (50) จะตั้งอยู่บนผิวหน้าซิลิคอน ระหว่างผิวหน้า ย่อย ที่หนึ่งและที่สอง หรือตั้งอยู่ในลักาณะสอดรับกัน และใช้ เพื่อ ยึดตรรกควบคุม (51) หน่วยความจำ (52) วงจรบัฟเฟอร์ (53) การ จัด การวงจรสำหรับการ ซิงโครไนซ์ (54) และตัวนำที่จำเป็น และทำหน้า ที่ประมวลสัญญาณ, เก็บสัญญาณ และ ส่งสัญญาณที่ประมวลแล้วไปบน วงจร เอ้าท์พุทท่เลือกทั้งเมื่อทำการมัลติเพล็กซิ่ง และ ดีมัลติ เพล็ก ซิ่งสัญญาณ This invention relates to the multiplexing unit, which / D multiplexing. That is an integrated circuit And as a block on the sub-surface of the silicon surface, such as digital Bi-COMS circuits and the use of CMOS sessions placed on them. Where the first sub surface of the silicon surface contains the first set (41 ') of the input and output circuits and the second sub surface contains the second set (41' ') of the input circuit. And the output area (50) is located on the silicon surface. Between the first and second surfaces Or located in conjunction with each other and used to hold logic, control (51), memory (52), buffer circuit (53), circuit arrangement for synchronization (54) and necessary conductors; and It is responsible for processing signals, storing and transmitting the processed signals on the selected output circuit, both when multiplexing and decoding the signal.

Claims (1)

1. หน่วยมัลติเพล็กซึ่ง/ ดีมัลติเพล็กซึ่ง ที่สร้างเป็นวงจรรวม และที่สร้างเป็น บล็อกบนผิวย่อยของผิวหน้าซิลิคอน เช่น วงจร Bi-CMOS แบบดิจิตอล และการใช้เซคชั่น ของ CMOS ไว้บนวงจรดังกล่าว ที่ซึงผิวหน้าย่อยที่หนึ่งของผิวหน้า ซิลิคอนที่ใช้จะมีชุดที่ หนึ่ง (41') ของวงจรอินพุทและเอ้าท์พุท ของสัญญาณ และผิวหน้าย่อยที่สองจะมีชุดที่สอง (41'') ของวงจรอินพุทและเอ้าท์พุท ที่ซึ่งกำกับโดยลักษณะที่บริเวณ (50) ซึ่งตั้งอยู่ บนผิว หน้าซิลิคอน ระหว่างผิวหน้าย่อยที่หนึ่งและที่สอง หรือใน ลักษณะที่สอดรับกัน และซึ่ง1. a multiplexed unit, which is / d multiplexed in which Created as an integrated circuit And that created as Blocks on the substrates of silicon surfaces such as digital Bi-CMOS circuits and the use of CMOS segments on them. Which is the first sub-surface of the surface The silicon used has a first set (41 ') of the input and output circuits of the signal and the second sub surface contains the second set (41' ') of the input and output circuits. Where is directed by the area (50) located on the silicon surface between the first and second subsurface, or in a coherent manner, and which
TH9401002180A 1994-10-11 Muldiplexing / Dimplexing Unit TH21910A (en)

Publications (2)

Publication Number Publication Date
TH21910EX true TH21910EX (en) 1996-11-20
TH21910A TH21910A (en) 1996-11-20

Family

ID=

Similar Documents

Publication Publication Date Title
DE3879911D1 (en) CMOS INPUT BUFFER RECEIVER CIRCUIT.
EP0260954A3 (en) Solid state image pickup apparatus
EP0292099A3 (en) Clock scheme for vlsi systems
DE69416880T2 (en) CMOS circuits for generating multiphase clock signals
EP2293448A3 (en) Method and apparatus for an N-nary logic circuit
ATE354131T1 (en) DATA TRANSFER DEVICE
JPS6460035A (en) Branching/inserting circuit
DE602004022422D1 (en) DRAWING WITH MULTIPLE TAKTING LINES
TH21910EX (en) Muldiplexing / Dimplexing Unit
TH21910A (en) Muldiplexing / Dimplexing Unit
AU3721895A (en) Cmos dynamic latching input buffer circuit
SE9500081L (en) data transmission system
EP0597372A3 (en) Digital signal reproduction devices, integrated circuits for use therewith, and digital signal reproduction methods.
SE9303340L (en) Multiplexing / demultiplexing unit
EP0820164A3 (en) Channel-selection-type demultiplexing circuit
MY123270A (en) Transmitting device for transmitting a digital information signal alte nately in encoded form and non-encoded form.
GB2328570B (en) Signal transmission circuit,cmos semiconductor device,and circuit board
GB2297228A (en) Forming a higher hierarchy level signal in a synchronous digital communication system
EP0661648A3 (en) Digital signal processing circuit.
EP0671836A3 (en) Integrated circuit for maximum likelihood estimation of transmitted digital data.
DE50001088D1 (en) CABLE-SAVING CIRCUIT
ES2152087T3 (en) SUBCONJUNTO WITH A CONNECTION CIRCUITS PROVISION.
DE3464998D1 (en) Interface arrangement for a telephone system or the like
DE68909841D1 (en) Video signal processing circuit.
WO2000056585A3 (en) Circuit system and method of configuring an interface of a control or regulating device