TH176424B - Analog-to-digital converter system - Google Patents
Analog-to-digital converter systemInfo
- Publication number
- TH176424B TH176424B TH1701006626A TH1701006626A TH176424B TH 176424 B TH176424 B TH 176424B TH 1701006626 A TH1701006626 A TH 1701006626A TH 1701006626 A TH1701006626 A TH 1701006626A TH 176424 B TH176424 B TH 176424B
- Authority
- TH
- Thailand
- Prior art keywords
- adc
- digital
- analog
- signals
- receive
- Prior art date
Links
- 229920002574 CR-39 Polymers 0.000 claims abstract 19
- 238000005070 sampling Methods 0.000 claims abstract 7
Abstract
หน้า 1 ของจำนวน 1 หน้า บทสรุปการประดิษฐ์ การประดิษฐ์นี้ จัดให้มีระบบตัวแปลงสัญญาณอนาล็อก-เป็น-ดิจิตอล แบบสอดแทรกในเวลา ที่กำหนด (ADC) ที่ประกอบรวมด้วย พอร์ทอินพุท ที่กำหนดค่าให้รับสัญญาณอนาล็อก, ชุดแถว -ADC ที่ประกอบรวมด้วย M, M>_2, ADCs เรียงขนานกัน, แต่ละ ADC จะถูกกำหนดค่าให้รับและแปลงส่วน หนึ่งของสัญญาณอนาล็อกไปเป็นสัญญาณดิจิตอลที่อัตราสุ่มตัวอย่าง fs ระบบ -ADC ประกอบรวม เพิ่มเติมด้วย ADC อ้างอิง ที่กำหนดค่าให้รับ และให้แปลงสัญญาณอนาล็อกไปเป็นสัญญาณอ้างอิง ดิจิตอลที่อัตราสุ่มตัวอย่างเฉลี่ย fref ตํ่ากว่า fs ที่ซึ่งแต่ละช่วงขณะสุ่มตัวอย่างของ ADC อ้างอิง จะตรง กับช่วงขณะสุ่มตัวอย่างของ ADC ในชุดแถวของ ADCs และที่ซึ่ง ADC ที่จะเลือกสำหรับแต่ละช่วงขณะ สุ่มตัวอย่าง ADC อ้างอิง จะถูกสุ่มตลอดเวลา ระบบ -ADC ยังประกอบรวมด้วยโมดูลปรับแก้ที่กำหนด ค่าให้ปรับเอ้าท์พุทสัญญาณดิจิตอลของชุดแถว -ADC ให้เป็นสัญญาณเอ้าท์พุทดิจิตอลปรับแก้แล้ว บนพื้นฐานของตัวอย่างต่าง ๆ ของสัญญาณอ้างอิงดิจิตอล และสัญญาณดิจิตอลจาก ADCs ที่เลือกมา ตรงกัน นอกจากนี้ การประดิษฐ์นี้ยังจัดให้มีวิธีการสำหรับการแปลงสัญญาณอนาล็อก-เป็น-ดิจิตอล แบบสอดแทรกในเวลาที่กำหนด 1 page of the number 1 page summary of the invention This invention Provide an analog-to-digital converter system. Scheduled interpolation (ADC) containing an input port configured to receive analog signals, a row-ADC containing M, M> _2, parallel ADCs, each ADC will It is configured to receive and convert sections. One of the analog signals to be digital signals at the fs sampling rate system-ADC is additionally incorporated with a reference ADC configured to receive. And to convert the analog signal to the reference signal Digital at the mean fref sampling rate is lower than fs, where each reference ADC sampling interval corresponds to the ADC sampling interval in the ADCs array and where the ADC to be selected for each sampling interval the reference ADC is sampled all the time. The -ADC system is also incorporated with a fixed correction module. Value, adjust the digital signal output of the ADC row to be the modified digital output signal. On the basis of various samples of digital reference signals And digital signals from selected ADCs as well. In addition, the invention provides a method for converting analog-to-digital signals. Interpolated at the specified time
Claims (1)
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH176424A TH176424A (en) | 2018-06-07 |
| TH176424B true TH176424B (en) | 2018-06-07 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MX2017013365A (en) | Analog-to-digital converter system. | |
| JP6479692B2 (en) | Configurable time-interleaved analog / digital converter | |
| EP2779463A3 (en) | Background calibration of adc reference voltage errors due to input signal dependency | |
| CN108242927B (en) | Analog-to-digital converter | |
| EP2779466A3 (en) | System, method and recording medium for analog to digital converter calibration | |
| EP2587674A3 (en) | Multi-bit successive approximation ADC | |
| EP2680443A3 (en) | Compensation for lane imbalance in a multi-lane analog-to-digital converter (ADC) | |
| EP2690787A3 (en) | Time interleaved analog to digital converter mismatch correction | |
| JP2016005171A5 (en) | ||
| JP2016531532A5 (en) | ||
| JP2016509449A5 (en) | ||
| EP2627006A3 (en) | Serial-ripple analog-to-digital conversion | |
| US10833695B2 (en) | Analog-to-digital converter | |
| WO2012012244A3 (en) | Time varying quantization-based linearity enhancement of signal converters and mixed-signal systems | |
| TW201108623A (en) | Background calibration of offsets in interleaved analog to digital converters | |
| WO2014011862A3 (en) | Gain control for time-interleaved adc | |
| US9680491B2 (en) | Signal processing circuit | |
| RU2016133752A (en) | DIGITAL MEASURING INPUT FOR ELECTRICAL AUTOMATION DEVICE, ELECTRICAL AUTOMATION DEVICE WITH DIGITAL MEASURING INPUT AND METHOD FOR PROCESSING DIGITAL INPUT MEASURED VALUES | |
| US20150042499A1 (en) | Adc with enhanced and/or adjustable accuracy | |
| WO2011113025A3 (en) | Adjustable sampling rate converter | |
| Wang et al. | A background timing-skew calibration technique for time-interleaved analog-to-digital converters | |
| EP3416291A3 (en) | Detection system, sensor and microcomputer | |
| RU2012138556A (en) | METHOD AND DEVICE FOR REDUCING THE CONTRIBUTION OF NOISE TO DISCRETE SIGNALS | |
| GB2562555A (en) | Digital to analogue conversion | |
| TH176424B (en) | Analog-to-digital converter system |