SU995328A1 - Таймер - Google Patents

Description

(54) ТАЙМЕР

1

Изобретение относитс  к программновременным устройствам и может быть использовано в устройствах автоматики дл  получени  точных интервалов времени.

Известно реле времени, содержащее интегратор , два компаратора, выходное устройство и переключающее устройство 1.

Однако это реле времени имеет ограниченные функциональные возможности и может работать только как релевремени (режим одновибратора). Такие реле времени не могут быть включены последовательно дл  увеличени  выдержки времени, не могут работать в режиме задающего генератора или работать со счетчиками. Быстродействие такого реле времени (его готовность к повторному запуску) невелико , так как дл  осуществлени  повторного запуска необходимо сн тие питающего напр жени , затем необходимо врем  дл  разр да конденсатора интегратора и только после этого возможен повторный запуск путем подачи питающего напр жени .

Известен таймер с регулируемым временем отсчета, который содержит интегратор на операционном усилителе и компаратор , первый вход которого подключен к выходу интегратора, а второй - к клемме опорного напр жени . Известный таймер  вл етс  генератором одиночного линейно-измен ющегос  напр жени , завис щего от времени в соответствии с формулой

F t

Lsbix

12.

Bx-R-rc-

Недостатками известного устройства  в10 л ютс  ограниченные функциональные возможности и низкое быстродействие, так Kak выходной сигнал компаратора мен ет свою пол рность только в конце отсчета времени, дл  него начало отсчета времени остаетс  неопределенным. При замыкании цепи об ратной св зи компаратор-интегратор образуетс  генератор напр жени  треугольной формы. Кроме того, такие таймеры не могут включатьс  последовательно дл  увеличени  выдержки времени. Все это огра20 ничивает функциональные возможности таймера . Быстродействие такого таймера (его готовность к повторному запуску) также невелико, так как дл  noBTOptioro запуска необходимо замкнуть ключевое устройство в цепи обратной св зи интегратора, требуетс  врем  дл  разр да конденсатора, только тогда возможен повторный запуск. Цель изобретени  - повышение быстродействи  таймера и расширение функциональных возможностей. Поставленна  цель достигаетс  тем, что в таймер, содержащий последовательно соединенные интегратор и компаратор на операционных усилител х, введены инвертирующий усилитель, вход которого подключен к выходу компаратора, две цепи, выполненные из резисторов и диодов, и клеммы, при этом резистор одной из цепей подключен к внешней клемме и соединен с анодами трех диодов, один из которых катодом подключен к входу второго каскада усилени  операционного усилител  компаратора, второй - к выходу подключенной к клемме «Вход второй цепи из последовательно соединенных диода и резистора и к шине взвода интегратора, а катод третьего диода - к клемме «Пуск. На чертеже представлена функциональна  схема предлагаемого таймера. Таймер содержит интегратор 1, выполненный на операционном усилителе 2, конденсаторе 3 в цепи обратной св зи и диоде 4, компаратор 5 на операционном усилителе 6, причем первый вход компаратора подключен к выходу интегратора 1, второй вход к п)Ёрвой клемме 7 опорного напр жени , выход компаратора подключен к второй клемме 8 и к входу инвертирующего усилител  9, выход которого подключен к третьей клемме 10. К шине взвода (сброса) интегратора 1 (к входу промежуточного каскада усилени  операционного усилител  2) подключены две цепи, выполненные из резисторов и диодов, причем первый резистор 11 одной из них соединен с четвертой клеммой 12 и с анодами трех диодов. Катод первого диода 13 подключен к третьему входу компаратора 5 (к входу промежуточного каскада усилени  операционного усилител  6), катод второго диода 14 подключен к выходу второй цепи, а катод третьего диода 15 -к п той клемме 16 «Пуск. Втора  цепь, состо ща  из последовательно соединенных второго резистора 17 и четвертого диода 18, подключена к шестой клемме 19. Таймер работает следующим образом. При использовании таймера в режиме одновибратора замыкаютс  клеммы 8 и 12 (на чертеже показано пунктиром). При включении таймера компаратор 5 под действием опорного напр жени  с клеммы 7 входит в режим положительного насыщени , положительный сигнал с выхода его операционного усилител  6 через резистор И и диод 13 поступает на вход второго каскада усилени  операционного усилител  6 компаратора 5. Тем самым образуетс  положительна  обратна  св зь, мину  первый каскад усилени  операционного усилител  6, действие его входных сигналов блокируетс , и в дальнейщем они не оказывают вли ни  на состо ние компаратора 5, т. е. на выходе компаратора 5 всегда сохран етс  положительный сигнал. Этот сигнал с выхода компаратора 5 через резистор 11 и диод 14 поступает на шину взвода интегратора 1 (на вход промежуточного каскада усиле ни  его операционного усилител  2). На выходе интегратора 1 мгновенно формируетс  положительный сигнал независи МО от времени зар да конденсатора 3, так как цепь отрицательной обратной св зи, замыкаема  через конденсатор 3, блокируетс  сигналом взвода интегратора (блокируетс  действие входных сигналов, поступающих на входы первого каскада усилени  операционного усилител  2). Конденсатор 3 интегратора 1 через диод 4 зар жаетс  положительным сигналом с выхода операционного усилител  2. Положительный сигнал с выхода интегратора 1 поступает на вход компаратора 5, но не оказывает на него воздействи , так как действие входных сигналов первого каскада усилени  операционного усилител  6 блокировано положительным сигналом, поступающим на промежуточный каскад усилени  через резистор И и диод 13. Таким образом , таймер находитс  в состо нии готовности: интегратор 1 взведен, конденсатор 3, зар жен, компаратор 5 находитс  в устойчивом состо нии положительного насыщени . При поступлении на клемму 16 отрицательного запускающего импульса блокируютс  цепочки резистор 11- диод 13 и резистор 11 - диод 14. Таким образом, положительный сигнал с выхода компаратора 5 не поступает на входы операционных усилителей 2 и 6. Компаратор 5 под действием положительного напр жени  с интегратора 1 переходит в режим отрицательного насыщени  (начало отсчета времени таймером ), напр жение на выходе интегратора 1 линейно уменьшаетс . Как только напр жение на выходе интегратора 1 достигнет уровн  опорного напр жени , поступающего на второй вход компаратора 5 с клеммы 7, комцаратор 5 перейдет в режим положительного насыщени  (отсчет времени закончен), сигнал с его выхода через цепочки резистор 11 - диод 13 и резистор 11 - диод 14 поступит на входы промежуточных каскадов усилени  операционных усилителей 2 и 6. Интегратор 1 при этом взводитс , а компаратор 5 остаетс  в устойчивом режиме положительного насыщени  (действие входных сигналов, поступающих с интегратора 1 и с клеммы 7, блокировано). Таймер готов к повторному запуску. Таким образом работает таймер в режиме одновибратора. Отсчет времени таймером начинаетс  одновременно с поступлением запускающего импульса.

Дл  последовательного соединени  таймеров , работающих в режиме одновибратора , необходимо соединить клеммы 16 «Пуск всех таймеров, а клемму 10 (выход инвертирующего усилител  9 предыдущего таймера) подключить к клемме 19 последующего таймера. Тогда по сигналу «Пуск, поступающему на соединеннь1е клеммы 16, происходит переход компараторов всех таймеров в режим отрицательного насыщени  (начало отсчета), но сформированный на выходе инвертирующего усилител  9 пЬложительный сигнал с предыдущего таймера поступает через диод 18 и резистор 17 на щину взвода интегратора 1 последующего таймера и удерживает интегратор 1 во взведенном состо нии. На выходе интегратора I первого таймера напр жение линейно уменьщаетс , так как :первый таймер работает, как описано выще, в режиме одновибратора. По окончании выходного импульса компаратор переходит в устойчивое состо ние положительного насыщени , на выходе инвертирующего усилител  9 формируетс  отрицательный сигнал, диод 18 последующего таймера закрываетс  и начинаетс  процесс интегрировани  интегратора 1 этого таймера. После отработки времени вторым таймером начинает работать третий таймер и т. д. Каждый из таймеров отрабатывает врем , равное сумме времен предыдущих таймеров плюс свое врем .

Дл  работы таймера в режиме задающего генератора необходимо к клемме 8 подключить дифференцирующую цепочку, выход дифференцирующей цепи подключить к клемме 12. Тогда положительный сигнал, формируемый на выходе компаратора 5, дифференцируетс  и положительным дифференциалом через цепочки резистор II - диод 13 и резистор 11 диод 14 компаратор 5 кратковременно удерживаетс  в режиме положительного насыщени , а интегратор 1 - во взведенном состо нии. Врем  положительного дифференциала должно равн тьс  времени, необходимому дл  полного зар да кoндeнcaтopav 3 интегратора 1. По окончании положительного дифференциала компаратор 5 переходит в режим отрицательного насыщени  под действием положительного напр жени , поступающего с взведенного интегратора 1, напр жение на выходе интегратора 1 линейно уменьшаетс  и при достижении уровн  опорного напр жени  с клеммы 7 переводит компаратор 5 в режим положительного насыщени . При этом дифференциальной цепью формируетс  положительный дифференциал, которым вновь взводитс  интегратор 1. Работа схемы циклически повтор етс .

Если к выходу таймера, работающего в режиме задающего генерато| а, подключить счетчик, то по вл етс  возможность остановить работу генератора по набору счетчиком заданной программы. Дл  этого вы-ХОД счетчика подключаетс  к клемме 19 таймера. При по влении на выходе счетчика логической единицы -f-U через диод 18 и резистор 17 интегратор 1 таймера взведетс  и будет удерживатьс  в этом состо нии до сброса счетчика.

Врем  работы таймера (период) может регулироватьс  путем изменени  рапр жени , поступающего на вход интегратора 1, или путем изменени  опорного напр жени  с клеммы 7.

Схема предлагаемого таймера позвол ет расщирить его функциональные возможности и значительно повысить быстродействие и готовность таймера к повторному пуску.

Функциональные возможности таймера расшир ютс  за счет возможности изменени  режимов его работы путем переключени  его внешних клемм. Таймер может работать в режиме одновибратора (реле времени ), с регулируемым в широком диапазоне временем отсчета (от мкс до дес тков секунд), причем врем  начала отсчета таймера четко обозначено, такие таймеры могут соедин тьс  последовательно дл  увеличени  выдержки времени, причем каждый из таймеров будет отрабатывать врем , равное сумме времен предыдущих ему таймеров плюс свое врем . Путем незначительных внешних переключений таймер может работать в режиме задающего генератора совместно со счетчиками. Быстродействие таймера повышаетс  за счет того, что его интегратор автоматически взводитс  (сбрасываетс ) после окончани  отработки таймером временного интервала и находитс  во взведенном состо нии (состо нии готовности к повторному запуску) все врем  до поступлени  следующего пускового импуль са, т. е. сброс интегратора в таймере происходит не по сигналу пуска, как в известном таймере, а по сигналу окончани  отработки таймером предыдущего интервала времени. Кроме того, предлагаема  схема взвода интегратора (зар д конденсатора интегратора ) позвол ет значительно сократить врем  подготовки интегратора к последующему пуску.

Таймер может быть выполнен на интегральных операционных усилител х, имеющих вывод входа второго каскада усилени , например, на усилител х К553УД1.

Claims (2)

1. Формула изобретени 

   Таймер, содержащий последовательно соединенные интегратор и компаратор на операционных усилител х, отличающийс  тем, что, с целью повышени  быстродействи  и расширени  функциональных возможностей , в него введены инвертирующий усилитель, вход которого подключен к выходу компаратора, две цепи, выполненные из резисторов и диодов, и клеммы, при этом

   резистор одной из цепей подключен к внешней клемме и соединен с анодами трех диодов, один из которых катодом подключен к входу второго каскада усилени  операционного усилител  компаратора, второй - к выходу подключенной к клемме «Вход второй цепи из последовательно соединенных диода и резистора и к шине взвода интегратора, а катод третьего диода - к клемме «Пуск. i-Ugn 20 J

   Источники информации, прин тые во внимание при экспертизе

   1 Авторское свидетельство СССР № 738164, кл. Н 03 К 17/28, 16.12.77.
2. 2. Кофлин Р. и Дрискол Ф. Операционные усилител  и линейные интегральные схемы. М., «Мир, 1979, с. 99-100, рис. 6.7 (прототип). ВыкоЬ / BiiixoffZ