Claims (2)
Изобретение относитс к электро ;технике, в частности к инверторам,, преобразующим посто нный ток в пере менный. По основному авт. св. № известен инвертор, содержащий два коммутирующих транзистора, включенных в одну из стоек моста, силовой трансформатор, первична обмотка которого включена в диагональ моста, и первый управл щий трансформатор , первична обмотка которого подключена через первый резистор к обмотке обратной св зи силового трансформатора, а втора обмотка - к базо-эмиттерному переходу одного из коммутирующих транзисторов, уп равл ющиа переходы которых зашунтир ваны вторичными управл ющими обмотками , два управл ющих транзистора разного типа проводимости, два диод тактовый генератор и второй управл ющий трансформатор, первична обмотка которого подключена через втО рой резистор к обмотке обратной св -: зи силового трансформатора, авторична обмотка вл етс одной из упом нутых обмоток, шунтирующих базо-змит терный переход другого коммутирующего транзистора, причем параллельно первичным обмоткам управл ющих трансформаторов через диоды, включенные соответственно типу проводимости транзисторов, подключены силовые цепи управл ющих транзисторов, управл ющие переходы которых соединены с выходом тактового генератора. В этом устройстве асимметри полутактов выходного напр жени инвертора вызывает нарушение равенства напр жений на конденсаторах, образующих одно плечо моста. В результате возникновени разностной ЭДС между средней точкой этих конденсаторов и средней точкой делител в цепь врем задающей RC-цепи поступает ток, корректирующий соотношение длительностей управл ющих импульсов в полутактах. В результате осуществл етс симметрирование полутактов выходного напр жени инвертора 1 , Недостатком известного устройства вл етс ограничение повышени точности симметрировани , обусловленное пределом допустимого снижени выходного сопротивлени делител тактового генератора. Указанное ограничение обусловлено тем, что ток через резисторы делител не может быть равен или больше тока, текущего через резистор RC-цепи, поскольку нарушение этого услови преп тствует запуску инвеотооа. Цель изобретени - .повышение точности симметр1 ровани выходного напр жени , уменьшение габаритов и повышение надежности инвертора Поставленна цель достигаетс тем ЧТО в инверторе тактовый генератор выполнен на интегрирующей RC-цепи, вход которой подключен к обмотке обратной св зи силового трансформатора а выход вл етс первым выходнь1м выводом тактового генератора, при этом обща точка резистора RC -цепи св зана через диоды с одними из силовых электродов двух симметрирующих транзисторов разного типа проводимости, другие силовые электроды которых присоединены к BtopOMy выходному выв ду тактового генератора и к общей точке двух конденсаторов, образующих одно из плеч мостовой схемы инвертора , а базы подключены к выходу делител напр жени , вход которого подсоединен к входным выводам инвертора . На чертеже представлена электрическа схема инвертора. Инвертор содержит коммутирующие транзисторы 1 и 2 и конденсаторы 3 и , включенные по мостовой схеме. К входу инвертора подключен конденсато 5, величина емкости которого С выбираетс из услови Cc7Cj C4, что позвол ет применить в качестве конденсаторов 3 и 4 конденсаторы с большим разбросом величины емкости. В диагонадь моста включена первична обмотка силового трансформатора 6 с обмоткой обратной св зи 7, к которой подключены через балластные резисторы 8 и 9 первичные обмотки управл ющих трансформаторов 10 и 11, вторим ные обмотки которых подключены к базам коммутирующих транзисторов 1 и 2 Параллельно первичным обмоткам управ 9 4 л ющих трансформаторов 10 и 11 подключены через диоды 12 и 13 силовые цепи управл юиих транзисторов 14 и 15 входные цепи которых присоедийены к выходу тактсЗвого генератора 16, выполненного на основе интегрирующей КС-цепи, в состав которой вход т конденсатор 17 и резисторы 18 и 19. К RC -цепи подключена цепь симметрировани , содержаща симметрирующие транзисторы 20 и 21 с диодами 22 23 и резистором 2k в цепи коллекторов , базы которых подключены к делителю 25 напр жени . Инвертор работает следующим образом . Предположим, что в рабочем режиме врем открытого состо ни коммутирующего транзистора 1 превышает врем открытого состо ни коммутирующего транзистора 2, в результате чего полутакт выходного напр жени инвертора , формируемый коммутирующим трантранзистором 1, превышает по длительности полутакт, формируемый транзистором The invention relates to electrical engineering, in particular, to inverters that convert direct current into alternating current. According to the main author. St. The no. Is an inverter comprising two switching transistors included in one of the bridge racks, a power transformer whose primary winding is included in the diagonal of the bridge, and a first control transformer, the primary winding of which is connected through the first resistor to the feedback winding of the power transformer, and the second winding - to the basic-emitter junction of one of the switching transistors, whose control shunts are shunted by the secondary control windings, two control transistors of different types are conducted , a two-diode clock generator and a second control transformer, the primary winding of which is connected via a second resistor to the reverse winding of the power transformer, the original winding is one of the mentioned windings shunting the base transistor of the other switching transistor, moreover, parallel to the primary windings of the control transformers, through the diodes connected according to the type of conductivity of the transistors, are connected the power circuits of the control transistors, whose control transitions with united with the output of the clock generator. In this device, the asymmetry of the half-cycles of the output voltage of the inverter causes a violation of the equality of the voltages on the capacitors forming one arm of the bridge. As a result of the occurrence of a differential EMF between the midpoint of these capacitors and the midpoint of the divider, a current is supplied to the circuit of the master RC circuit, correcting the ratio of the durations of the control pulses in semitacta As a result, balancing of the half-pulses of the output voltage of the inverter 1 is carried out. A disadvantage of the known device is the limitation of the increase in the accuracy of balancing due to the limit of the allowable decrease in the output resistance of the clock divider. This limitation is due to the fact that the current through the divider resistors cannot be equal to or greater than the current flowing through the resistor of the RC circuit, since the violation of this condition prevents the launch of the investment circuit. The purpose of the invention is to increase the output voltage symmetry, reduce size and increase the inverter reliability. The goal is achieved. THAT in the inverter the clock generator is performed on an integrating RC circuit, the input of which is connected to the feedback winding of the power transformer and the output is first output. clock output, with the common point of the resistor RC connected through diodes to one of the power electrodes of two balancing transistors of different conductivity types, the other power The electrodes of which are connected to the BtopOMy output terminal of the clock generator and to the common point of two capacitors that form one of the shoulders of the inverter bridge circuit, and the bases are connected to the output of a voltage divider whose input is connected to the input terminals of the inverter. The drawing shows the electrical circuit of the inverter. The inverter contains switching transistors 1 and 2 and capacitors 3 and connected by a bridge circuit. Condensate 5 is connected to the input of the inverter, the capacitance of which C is selected from the condition Cc7Cj C4, which makes it possible to use capacitors with a large scatter of capacitance values as capacitors 3 and 4. The diagonal of the bridge includes the primary winding of the power transformer 6 with a feedback winding 7, to which the primary windings of the control transformers 10 and 11 are connected via ballast resistors 8 and 9 Parallel to the primary windings of the control transformers 9 4 transformer transformers 10 and 11 are connected via diodes 12 and 13 of the power circuits of the control of transistors 14 and 15 whose input circuits are connected to the output of the clock generator of the generator 16, made on the basis of an integrating KS circuit, which includes a capacitor 17 and resistors 18 and 19. A balancing circuit is connected to the RC circuit, containing balancing transistors 20 and 21 with diodes 22–23 and a 2k resistor in the collector circuit, the bases of which are connected to the voltage divider 25. The inverter works as follows. Suppose that in the operating mode, the open state time of the switching transistor 1 exceeds the open state time of the switching transistor 2, as a result of which the half voltage of the inverter output voltage generated by the switching transistor 1 exceeds the duration of the half life generated by the transistor
2. Напр жение на конденсаторе l превышает напр жение на конденсаторе 3 из-за чего между выходом делител 25 напр жени и общей точкой конденсаторов 3 и Ц по вл етс ЭДС, отпирающа симметрирующий транзистор 20. При невысокой начальной асимметрий в установившемс режиме симметрирующий транзистор 20 отпираетс и, наход сь в линейном режиме, уменьшает зар дный ток конденсатора 17, протекающий через резисторы t8 и 19 КС-цепи, удлин тем самым врем зар да конденсатора 17. Когда напр жение на нем достигает величины отпирани управл ющего транзистора 15, последний блокирует сигнал управлени , поступающий на первичную обмотку управл ющего трансформатора 11. В результате врем пребывани коммутирующего транзистора 2 в режиме насыщени увеличиваетс . Если врем открытого состо ни коммутирующего транзистора 2 превышает врем открытого состо ни коммутирующего транзистора 1, аналогично симметрирование осуществл ет симметрирующий транзистор 21. Резистор 2Ц в цепи симметрирующих транзисторов 20 и 21 устран ет полную блокировку ими цепи зар да конденсаjopa 17 в первые моменты возникновени высокой начальной асимметрии. В результате обеспечиваетс переза . ,- . 5 р д конденсатора 17i что гарантирует формирование несколько укороченного управл ющего импульса следующего Полутакта, в интервале которого осуществл етс размагничивание магнитопровода управл ющего трансформатора , ранее участвовавшего в форми- ровании полутакта увеличенной дли|тепьности Таким образом, данное техническое решение обеспечивает высокую точност симметрировани полутактов инвертора , что розвол ет сн ть большую выходную мощность с силовых трансформаторов инвертора, поскольку становитс допустимым использование магнитопроводов при высокой индукции без запаса на дестабилизирующие воздействи , повышает надежность работы коммутирующих транзисторов, устран возникновение больших токов намагничивани , и снижает пульсации пр выпр млении выходного напр жени инвертора . Формула изобретени Инвертор по авт. св..№ , отличающийс тем, что/ 126 с целью повышени точности симметрировани выходного напр жени , уменьшени габаритов и повышени надежности инвертора, тактовый генератор выпол-, нен на;интегрирующей RC-цепи, выход которой вл етс первым выходным выводом тактового генератора, а вход подключен к обмотке обратной св зи силового трансформатора, при этом обща точка резисторов RC-цепи св зана через диоды с одними из силовых элекТрод6в двух симметрирующих транзисторов разного типа проводимости, базы которых подключены к выходу делител напр жени , вход которого подсоединен к входным выводам инвертора, а силовые электроды присоединены К второму выходному выводу тактового генератора и к ©бщей точке двух конденсаторов , образующих одно из плеч ,моста инвертора. Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР N 84525% кл. Н 02 М 7/537, 29.07.79.2. The voltage on the capacitor l exceeds the voltage on the capacitor 3, which is why an electromotive voltage appears between the output of the voltage divider 25 and the common point of the capacitors 3 and C, unlocking the balancing transistor 20. At a low initial asymmetry in the steady state, the balancing transistor 20 opens and, in the linear mode, reduces the charge current of the capacitor 17 flowing through the resistors t8 and 19 of the KS circuit, thereby lengthening the charge time of the capacitor 17. When the voltage across it reaches the release value of the control transistor pa 15, the latter blocks the control signal supplied to the primary winding of the control transformer 11. As a result, the residence time of the switching transistor 2 in the saturation mode is increased. If the open state of the switching transistor 2 exceeds the open state time of the switching transistor 1, a balancing transistor 21 similarly balances. The resistor 2C in the circuit of balancing transistors 20 and 21 eliminates their complete blocking of the charge circuit of the condenser 17 17 asymmetry. As a result, a restart is provided. , -. 5 rows of capacitor 17i that guarantees the formation of a slightly shortened control pulse of the next Polutakt, in the interval of which the demagnetization of the magnet core of the pilot transformer, previously involved in the formation of a semactactus of increased length, is performed. , which makes it possible to remove a large output power from the power transformers of the inverter, since it becomes permissible to use agnitoprovodov at high induction without destabilizing effect on the stock, increases reliability of the switching transistors, eliminates the occurrence of high current magnetization, and reduces pulsation straight rectified output voltage of the inverter. Invention Formula auth. St., characterized in that / 126 in order to improve the accuracy of balancing the output voltage, reducing the size and increasing the reliability of the inverter, the clock generator is implemented, an integrating RC circuit, the output of which is the first output terminal of the clock generator, and the input is connected to the feedback winding of a power transformer, while the common point of the resistors of the RC circuit is connected via diodes to one of the power electrodes 6 in two balun transistors of different conductivity types, the bases of which are connected to the output of the divider nap voltage, whose input is connected to the input terminals of the inverter, and the power electrodes are connected to the second output terminal of the clock generator and to the common point of two capacitors, forming one of the arms, of the inverter bridge. Sources of information taken into account in the examination 1, USSR Author's Certificate N 84525% Cl. H 02 M 7/537, 07.29.79.