SU970650A1 - Триггерное устройство (его варианты) - Google Patents
Триггерное устройство (его варианты) Download PDFInfo
- Publication number
- SU970650A1 SU970650A1 SU813268750A SU3268750A SU970650A1 SU 970650 A1 SU970650 A1 SU 970650A1 SU 813268750 A SU813268750 A SU 813268750A SU 3268750 A SU3268750 A SU 3268750A SU 970650 A1 SU970650 A1 SU 970650A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- inputs
- elements
- bus
- input
- Prior art date
Links
Landscapes
- Time Recorders, Dirve Recorders, Access Control (AREA)
Description
Изобретение относитс к импульс ой технике и может быть использовано в устройствах вычислительной техники и систем управлени . Известен двухустойчивый элемент, содержащий триггер, конденсаторный элемент.пам ти и два элемента совпаде ни , первые входы которых соединены с управл ющей шиной, выходы соответственно соединены с входами сброса и установки триггера, тактовый вход которого соединен с информационной шиной , пр мой и инверсный выходы тригге ра соответственно подключены к входам конденсаторного элемента пам ти, выхо ды которого соединены с вторыми входами соответствующих элементов совпадени 1 . Недостатками данного устройства в л ютс сложность и недостаточна помехоустойчивость. Известно также триггерное устройство , содержащее триггер, первый и второй логические элементы, первый и второй элементы пам ти на магнитных сердечниках, первый и второй диоды , первый и второй конденсаторы, первый и второй резисторы, входы обмоток считывани первого и второго элементов пам ти на магнитных сердечниках соединены с первой шиной питани , а выходы обмоток считывани через соответственно первый и -второй диоды, включенные в пр мом направлении относительно источника питани , соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питани через соответственно первый и второй конденсаторы и со второй шиной питани через соответственно первый и второй резисторы, выходы обмоток записи первого и второго элементов пам ти на магнитных сердечниках соединены между собой, а входы обмоток записи соединены с выходами соответственно первого и второго логических элементов , первые входы которых объеди3 97 йены между собой и соединены с вход-ной шиной устройства, а вторые входы соединены соответственно с пр мым и инверсным выходами триггера 21. Недостатком известного устройства вл етс мала надежность. Цель изобретени - повышение надежности триггерного устройства. В первом варианте поставленна цель достигаетс тем, что з схеме триггерного устройства, содержаьцего триггер, первый и второй логические элементы, первый и второй элементы па м ти на магнитных сердечниках, первый и второй диоды, первый и второй конденсаторы , первый и .второй резисторы входы обмоток считывани первого и второго элементов пам ти на магнитных сердечниках соединены с первой шиной питани , а выходы обмоток считывани через соответственно первый и второй диоды, включенные в пр мом направлении относительно источника питани , соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питани через соответственно первый и второй конденсаторы и со второй шиной питани через соответственнр первый и второй резисторы, выходы обмоток записи первого и второго элементов пам ти на магнитных сердечниках соединены между собой, а входы обмоток записи соединены с выходами соответственно первого и второго логических элементов, первые входы которых соеди нены между собой и подключены к входной шине устройства, а вторые входы соединены соответственно с пр мым и инверсным выходами триггера, триггер выполнен в виде RS-триггера, а в качестве логических элементов применены элементы Исключающее ИЛИ. Во втором варианте поставленна цель достигаетс тем, что в схеме три герного устройства, содержащего триггер , логический элемент, первый и вто рой элементы пам ти на магнитных сердечниках первый и второй диоды, первый и второй конденсаторы, первый и второй резисторы, входы обмоток счи тывани первого и второго элементов пам ти на магнитных сердечниках соеди нены с первой шиной питани , а выходы обмоток считывани через соответствен но первый и второй диоды, включенные в пр мом направлении относительно источника питани , соединены соответственно с входами установки и сброса триггера, которые соединены с первой шиной питани через соответственно первый и второй конденсаторы и со второй шиной питани через соответственно первый и второй резисторы, выходы обмоток записи первого и второго элементов пам ти на магнитных сердечниках соединены между собой, вход обмотки записи первого элемента пам ти на магнитном сердечнике соединен с пр мым выходом логического элемента, первый вход которого подключен ко входу устройства, а второй вход которой соединен с пр мым выходом триггера , триггер выполнен в виде RS-триг гера, а логический элемент выполн ет операцию, причем в качестве логического элемента применен элемент Исключающее ИЛИ. инверсный выход логичес-. кого элемента соединен со входом обмотки записи второго элемента пам ти на магнитном сердечнике. В третьем варианте поставленна цель достигаетс тем, что в схеме триггерного устройства, содержащего триггер, первый Ивторой логические элементы, первый и второй конденсаторы , первый и второй резисторы, входы установки и сброса триггера, соединены с первыми обкладками соответственно первого и второго конденсаторов и через соответственно первый и второй резисторы - с одной из шин питани , первые входы первого и второго логических элементов соединены между собой и с входной шиной устройства, а вторые входы соединены соответственно с пр мым и инверсным выходами триггера, триггер выполнен в виде RS-триггера, в качестве, логического элемента применен элемент Исключающее ИЛИ, а выходы логических элементов соединены со вторыми обкладками соответственно первого и второго конденсаторов. В четвертом варианте поставленна цель достигаетс тем, что в схеме триггерного устройства, содержащего триггер, логический элемент, первый и второй конденсаторы, первый и второй резисторы, входы установки и сброса триггера соединены с первыми обкладками соответственно первого и второго конденсаторов и через соответственно первый и второй резисторыс одной из шин питани , первый вход логического элемента соединен с входной шиной устройства, а второй - с пр мым выходом триггера, триггер выполней в виде RS-триггера, в качестве логического элемента применен эле мент Исключающее ИЛИ, а пр мой и инверсный выходы логического элемента соединены со вторыми обкладками соот ветственно первого и второго конденсаторов . На фиг. t представлена схема пред лагаемого устройства, первый вариант на фиг. 2 - то же, второй вариант; н фиг. 3 то же, третий вариант; на фиг. - то же, четвертый вариант. Устройство (фиг. 1) содержит вход ную шину 1, первую 2 и вторую 3 шин питани , триггер t, первый 5 и второ 6 элементы пам ти на магнитных серде никах, первый 7 и второй 8 диоды, пе вый 9 и второй 10 конденсаторы, первый 11 и второй 12 резисторы, первый 13 и второй 1 логические элементы. Входы обмоток считывани первого 5 и второго 6 элементов пам ти соединены с первой 2 шиной питани , а выходы обмоток считывани через соответственно первый 7 и второй 8 диоды, вкл ченные в пр мом направлении относительно источника питани , соединены соответственно с входами установки и сброса триггера k, которые соединены с первой 2 шиной питани через соответственно первый 9 и второй 10 конденсаторы и с второй 3 шиной пита ни через соответственно первый 11 и второй 12 резисторы, выходы обмото записи первого 5 и второго 6 элементов пам ти соединены между собой, а входы обмоток записи соединены с выходами соответственно первого 13 и второго I логических элементов, пер вые входы которых соединены с входно 1 шиной, а вторые входы - соответственно с пр мым и инверсным выходами триггера k, Схема второго варианта триггерног устройства (фиг. 2) отличаетс от схемы первого варианта отсутствием второго логического элемента. При этом вход обмотки записи второго эле мента 6 пам ти соединен с инверсным выходом логического элемента 13. Устройство по третьему варианту (фиг. 3) -содержит входную шину 1, шину 2 питани , триггер -3, первый . и второй 5 конденсаторы, первый 6 и второй 7 резисторы, первый 8 и второй 9 логические элементы. Входы установки и сброса триггера 3 соединен с первыми обкладками соответственно первого k и второго 5 конденсаторов и через соответственно первый 6 и второй 7 резисторы - с шиной 2 питани , первые входы первого 8 и второго 9 логических элементов соединены с входной t шиной, вторые входы - соответственно с пр мым и инверсным выходами триггера, а выходы - с вторыми обкладками соответственно первого k и второго 5 конденсаторов. Схема четвертого варианта триггерного устройства (фиг. Ц) отличаетс от схемы третьего варианта отсутствием второго логического элемента. При этом втора обкладка второго конденсатора 5 соединена с инверсным выходом логического элемента 8. Первый вариант триггерного устройства (фиг. 1) работает следукмцим образом . Допустим, что триггер находитс в состо нии О, на шине 1 присутствует уровень 1. При этом, на выходе элемента 13 присутствует уровень 1, а на выходе элемента 1 it - уровень О, через обмотки записи элементов 5 и 6 пам ти протекает ток, намагничивающий магнитные сердечники влево. Через обмотку считывани элемента 5 пам ти протекает ток от источника 2-3 питани , ограничиваемый сопротивлением резистора 11, который преп тствует намагничиванию сердечника . Через обмотку считывани элемента 6 пам ти протекает ток от источника 2-3 питани , ограничиваемый сопротивлением резистора 12, который способствует намагничиванию сердечника. При поступлении отрицательного импульса на шину 1 на выходе элемента 13 устанавливаетс уровень О, а на выходе элемента 1+ - уровень 1. Ток обмоток записи элементов 5 и 6 пам ти измен ет направление, магнитные сердечники начинают перемагничивание вправо. При этом на выходе обмотки считывани элемента 5 пам тиформируетс отрицательный импульс, который через диод 7 зар жает конденсатор 9 и поступает на вход установки триггера k, не оказыва вли ни на его состо ние. Ток, протекающий через резистор 11, преп тствует перемагничиванию сердечника элемента 5 пам ти, ограничива амплитуду отрицательного импульса на необходимом уровне. На выходе обмотки считыван11Я элемента 6 пам ти формируетс положительный импульс, смещающий диод Н в обратном направлении. Конденсатор 10 зар жаетс от источника 2-3 питани через резистор 12. Положительный импульс с конденсатора 10 поступает на вход сброса триггера 4, подтвержда его исходное состо ние.
Таким образом, при поступлении отрицательного импульса на шину 1 происходит одновременное перемагничивание сердечников элементов 5 и 6 пам ти. Необходимо отметить, что скорость , а, следовательно, и врем перемагничивани сердечников неодинаковы , поскольку перемагничиванию сердечника элемента 5 пам ти преп тстеует ток зар да конденсатора 9 и ток, протекающий через резистор 11.
После перемагничивани сердечнико отрицательный импульс на шине 1 заканчиваетс . На выходе элемента 13 устанавливаетс уровень 1, на выходе элемента 14 - уровень О. Сердечники элементов 5 и 6 пам ти начинают перемагничиватьс влево. При этом на входе сброса триггера формируетс отрицательный импульс, не вли ющий на его состо ние, на входе установки - положительный импульс, вызывающий переключение триггера Ц в состо ние 1. При этом на выходе элемента 13 устанавливаетс урй)вень О, а на выходе элемента 1 t - уровень 1. Сердечники элементов 5 и 6 пам ти намагничиваютс вправо, восстанавлива свое состо ние. На катод диода 7, а, следовательно, и на вход установки триггера k формируетс отрицательный импульс, не вли ющий на его состо ние, а на катоде диода 8 положительный импульс. Однако длител ность указанного импульса невелика, поскольку сердечник элемента 6 пам т не успел существенно перемагнититьс за врем переключени триггера 4 изза малой скорости перемагничивани . Поэтому за врем действи импульса напр жение на конденсаторе 10, а, следовательно, и на входе сброса три гера практически не измен етс .
Переключение триггерного устройства в состо ние О происходит аналогичным образом.
Из описани работы первого вариан триггерного устройства видно, что сигналы на выходах логических элементов 13 и , а, следовательно, и на входах обмоток записи элементов 5 и 6 пам ти, в каждый момент времени
наход тс в противофазе. Поэтому вход обмотки записи элемента 6 пам ти может быть подключен к инверсному выходу логического элемента 13, как это и реализовано во втором варианте триггерного устройства. Работа второго варианта (фиг. 2) аналогична работе первого варианта.
Третий вариант триггерного устройства (фиг. 3) работает следующим образом , t
Допустим, что триггер 3 находитс в состо нии О на шине 1 присутствует уровень 1. При этом на выходе логического элемента 8 присутствует уровень 1, а на выходе логического элемента 9 уровень О. На входах установки и сброса триггера 3 присутствует уровень О, вследствие прив з-ки через соответственно резисторы 6 и 7 к шине 2 питани . При этом конденсатор 4 зар жен до уровн 1 с выхода элемента 8, а конденсатор 5 разр жен.
При поступлении отрицательного импульса на шину 1 на выходе логического элемента 8 устанавливаетс уровень О, а на выходе логического элемента 9 - уровень 1. Перепады напр жени на выходах элементов 8 и 9 дифференцируютс соответственно конденсаторами k и 5.При этом на входе установки триггера 3 формируетс отрицательный импульс,не вли ющий на его состо ние а на входе сброса - положительный импульс , подтверждающий его исходное состо ние. Длительности формируемых импульсов определ ютс соответственно временем разр да конденсатора и временем зар да конденсатора 5. Процессы перезар да конденсаторов и 5 происход т одновременно.
Claims (2)
1.Авторское свидетельство СССР N , кл. Н 03 К 3/286, 1979.
2.Авторское свидетельство СССР по за вке № 2895984/18-21
кл. Н 03 К 3/28, 1979.
т
/ л
3
МИШ
2
У
/2
o
&
I7
1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813268750A SU970650A1 (ru) | 1981-04-03 | 1981-04-03 | Триггерное устройство (его варианты) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813268750A SU970650A1 (ru) | 1981-04-03 | 1981-04-03 | Триггерное устройство (его варианты) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU970650A1 true SU970650A1 (ru) | 1982-10-30 |
Family
ID=20950827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813268750A SU970650A1 (ru) | 1981-04-03 | 1981-04-03 | Триггерное устройство (его варианты) |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU970650A1 (ru) |
-
1981
- 1981-04-03 SU SU813268750A patent/SU970650A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5517145A (en) | CMOS toggle flip-flop using adiabatic switching | |
GB1196372A (en) | Improvements in or relating to Frequency and Phase Comparators | |
SU970650A1 (ru) | Триггерное устройство (его варианты) | |
US3789239A (en) | Signal boost for shift register | |
JPS63204814A (ja) | パワートランジスタ駆動回路 | |
US4042833A (en) | In-between phase clamping circuit to reduce the effects of positive noise | |
JPS62163411A (ja) | 多相クロック回路 | |
US4119892A (en) | Light emitting indicating circuit for a timepiece | |
US2782325A (en) | Magnetic flip-flop | |
RU2207716C2 (ru) | Триггерное устройство | |
RU2160904C1 (ru) | Счетчик ампер-часов | |
SU1019594A1 (ru) | Триггерное устройство (его варианты) | |
RU2248662C2 (ru) | Триггерное устройство | |
RU2250557C1 (ru) | Триггерное устройство | |
US3275841A (en) | Constant energy pulse generator | |
RU2106742C1 (ru) | Триггерное устройство | |
RU2038692C1 (ru) | Помехоустойчивый счетчик импульсов | |
SU841088A2 (ru) | Двухустойчивый элемент | |
SU1051691A1 (ru) | Триггерное устройство (его варианты) | |
SU554558A1 (ru) | Ячейка пам ти | |
JPS6329299Y2 (ru) | ||
RU2230427C2 (ru) | Энергонезависимая ячейка памяти | |
RU2237967C1 (ru) | Триггерное устройство | |
RU2099861C1 (ru) | Триггер с восстановлением утраченного при отключении состояния | |
RU2047271C1 (ru) | Счетчик импульсов, сохраняющий информацию при перерывах питания |