Claims (1)
20 элементов И, регистр признаков переходов i регистр кода операции и вторук группу элементов И, причем первый вход каждого dl -го элемента И второй группы ( oL 1, . .. j) подклю25 чен к соответствующему выходу регистра кода операции, вторые входы всех элементов И второй группы объединены и подключены к (k+2)-My управл ющему выходу первой группы управ.к 30 ющих выходов регистра .микрокоманд. первый вход каждого f -го эле енга И первой группы ((Ь 1, ..., k) подключен к соответствующему управл ющему выходу первой группы управл югшх выходов регистра микрокоманд, вторые входы всех элементов И первой группы объединены и подключены к (k+1)-My управл ющему выходу первой группы управл ющих выходов ре- гистра микрокоманд, группа информационных входов которого соединена с группой информационных выходов устройства, тактовый вход регистра микрокоманд соединен с тактовым i входом устройства, вход регистра кода операции соединен с входом кода операции устройства, вход регистра признаков переходов соединен с входом признаков переходов устройства, втора груйпа управл ющих выходов регистра микрокоманд соединена с группой управл ющих выходов устройства , введены группа элементов ИИЛИ и группа элементов ИЛИ, выход каждого -у -Г.О элемента ИЛИ группы (. 1, .. ., k) подключен к соответствующе2 адресному входу группы адресных входов устройства, первый вход каждого элемента ИЛИ группы подключен к выходу соответствующего элемента И первой группы, второй вхо каждого .элемента ИЛИ группы соединен .с выходом соответствующегоэлемента И второй группы,, выход каждого сЛ-го элемента И-ИЛИ группы СсЛ 1, ..,,1} соединен с третьими входами соответствующих:: элементов ИЛИ группы, причем число элементов И/ ИЛИ, И-ИЛИ в группах находитс в соотношении i j k, первые входы элементов И каждого элемента И-ИЛИ группы подключены к соответствующим выходам регистра признаков переходов, а вторые входы элементов И каждого элемен та И-ИЛИ группы подключены к соответ ствующим управл ющим выходам первой группы управл ю1т1их выходов регистра микрокоманд. На чертеже представлена схема ус ройства. ° 1 пам т РУ элементов И.З, вторую группу элемен тов И 4, группу элементов И-ИЛИ 5, группу элементов ИЛИ,6, регистр 7 , Г„ГГГ ™ --f« Кинаков ергСа ™ Устройство работает следующим об разом., Каждой команде, состо щей из код операции и кода признаков, соответс вует определенна последовательност микрокоманд, т.е. микропрограмма, хранима в блоке 1 пам ти микрокоманд . Начальный адрес этой микропро граммы определ етс кодом операции ыполн емой команды, котора хранит на регистре 7 кода операции. Этот начальный адрес снимаетс регистра 7 кода операции и через торую группу элементов И 4, группу лементов ИЛИ б поступает на вход лока 1 пам ти, вьоход которого подоединен к входу регистра 2 микрооманд (МК) и записываетс в него инхроимпульсом по входу 9. С группы управл ющих выходов 8 микрокоманда подаетс на исполнительные устройства и управл ет их работой . После выполнени каждой МК устройство переходит к выполнению следующей . Адрес каждой МК зависит от содержимого регистра 2 МК, который определ ет , какие из регистров подаютс на вход группы элементов ИЛИ 6 адресной сборки пам ти. При равенстве единице k+ 1 разр да МК на вход адресной сборки пам ти подаютс первые И разр дов МК. При равенстве единице k+2 разр да МК на вход адресной сборки подаетс содержимое регистра 7 кода операции. При равенстве единице одного из разр дов МК -от k-t-3 до 1 на вход адресной сборки подаетс соответствующий разр д регистра 10 признаков. При этом они могут замен ть от .одного до i разр дов адреса МК. Предлагаемое устройство управлени пам тью микрокоманд может работать в следующих режимах: естественной адресации; ветвлени по отдельным признакам; ветвлени по группе признаков-; вькода на-код операции; повторного выхода на код операции. При естественной адресации, адрес, следующий МК, в вном виде записан в предыдущей. Это не означает, что он формируетс по какому-то закону, например, добавлением единицы к адресу предыддущих МК, в то же врем это не означает, что он выбираетс из какого-то ограниченного пол пам ти; он может быть произвольным и задаетс первыми k разр дами МК.Дл ; осуществлени режима естественной адресации необходимо, чтобы k+1 разj .jj прин л значение, равное едиг t-, нице, а остальные управл ющие разр ,ды , т.е. разр ды с k+2 до 1 значение, йГГ„. Йзр 2Гк, «- пР-ра.„ро,а„„„. п™ помощи режима естественной адресации задаютс адреса большинства МК, т.е. это наиболее часто встречающийс режим. При работе в peжva e ветвлени по отдельным признакам младгчий разр д следующей ЫК определ етс выбранным признаком из регистра 10 признаков, снимаемым при псмощи единицы в одном и.з f управл ющих разр дов, поданаемым на вторые входы элементов И первого элемента И-ИЛИ 5 группы. Остальные разр ды адреса следующей МК задаютс при помощи k разр дов предыдущей МК, как и при работе в режиме естественной адресации,. При этом первый разр д МК должен быть равен нулю, дл того чтобы он не маскировал собой обрабатываю11ий признак, k+1 разр д равен единице, а остальные управл ющие разр ды, т,е, разр ды с k+2 до 1 должны быть равны нулю, кром одного из них, который и определ ет обрабатываемый признак. При этом адреса ветвей, на которые выходит микропрограмма, могут находитьс в любом месте пам ти без каких-либо ограничений, что решает проблему равномерного и полного заполнени блока 1 пам ги, т,е, емкость пам ти используетс полност Ветвление по группе признаков позвол ет с одной микрокоманды.выхо дить сразу на несколько ветвей микр программ, что значительно ускор ет процесс вычислений, так как позвол ет обрабатывать сразу несколько признаков при помощи всего одной МК При отсутствии такого режима пришло бы обрабатывать каждый признак в от дельности, что привело бы к потер м времени и удлинению микропрограмм. Обработка нескольких признаков необ ходима при выполнении многих задач, в частности, задачи выработки адрес операнда при обращении к оперативно запоминающему устройству. Обычно адрес операнда вычисл етс как сум .ма адресного смещени , задаваемого в команде и содержимого одного или нескольких индексных регистров. Широкое внедрение индексных регистров в современных вычислительных машина требует задание их номеров в команд при помощи кода дополнительных приз наков, В предлагаемом устройстве выход на микропрограмму обработки требуемого индексного регистра из некоторого их числа осуществл етс в один прием, что резко повышает скорость вычислений, т,е, в конечном счете быстродействие всей вычисли тельной мамины, в которой примен ет с предлагаемое устройство. Больша гибкость вышеуказанного режима позвол ет примен ть его в различных устройствах и решать мно гообразные задачи без изменени схемы. Например, данный режим оказываетс весьма эффективным при выполнении команд типа условного перехода , в которых обычно кроме кода операции используетс большое поле дополнительных признаков, определ -. ющих тип условного перехода. Режим ветвлени по группе признаков осуществл етс подачей соответствующих признаков на вход адре-са пам ти микрокоманд в качестве адресных разр дов. Признаки поступают : на вход блока 1 пам ти через элементы И-ИЛИ 5, при по влении единиц в соответствующих управл ющих разр5щах от k+2 до 1 микрокоманды. При этом поле кода признаков может быть переменным от iразр дов до одного . Остальные разр ды адреса блока 1 пам ти микрокоманд, при этом можио задавать произвольно, при помощи первых k разр дов микрокоманды, причем k+1 разр д МК должен быть равен единице. Выбранный метод адресации , кроме увеличени быстродействи ЭВМ, значительно упрощает программирование , что в конечном итоге ускор ет разработку, а значит и удешевл ет ее, Режим выхода на код операции служит ,дл выхода на микропрограммы обработки команд и не требует особых по снений. Необходимо только указать, что в этом случае первые j разр дов адреса равны коду операции команды, а остальные.нулю, В режиме повторного выхода на код операции разр ды адреса микрокоманды , начина с j+1 ло k,определ ютс соответствующими разр дами микро;команды . Данный режим необходим дл перехода от частей микропрограмм общих дл нескольких команд к част м индивидуальным дл каждой команды. Использование предлагаемого устройства управлени пам тью микрокоманд позвол ет повысить быстродействие вычислительной машины на 30-40%, Формула изобретени Устройство дл управлени пам тью микрокоманд, содержащее регистр микрокоманд , первую группу элементов И, регистр признаков переходов, регистр кода операгщи и вторую группу элементов И, причем первый вход каждого oL -го элемента И второй группы (oL 1, ,,., j) подключен к соответствующему выходу регистра кода операции , вторые входЕ всех элементов И второй группы объединены и подключены к k-b2-My управл ющему выходу первой группы управл ющих выходов региста микрокоманд, первый вход каждого р -го элемента И первой группы С (i 1, ,.., k) подключен к соответствующему управл ющему выходу первой руппы управл юьдих выходов регистра икрокоманд, вторые входы всех элеентов И первой группы объединены подключены к (ktl)-My управл ющеу выходу первой группы управл ющих ыходов регистра микрокоманд, группа нформационных входов которого со20 And elements, the register of signs of transitions i the register of the operation code and vtoruk group of elements And, the first input of each dl -th element And the second group (oL 1, ... .. j) is connected to the corresponding output of the register of the operation code, the second inputs of all elements And the second group is combined and connected to the (k + 2) -My control output of the first group of controllers to the 30 outputs of the register of microscopes. the first input of each f-th eleng eng AND of the first group ((L 1, ..., k) is connected to the corresponding control output of the first group of control outputs of the microinstruction register, the second inputs of all AND elements of the first group are combined and connected to (k + 1) -My to the control output of the first group of control outputs of the register of micro-commands, the group of information inputs of which are connected to the group of information outputs of the device, the clock input of the register of micro-commands is connected to the clock i input of the device, the input of the register of the operation code is connected to the input to Yes, the device operation, the register of signs of transitions are connected to the input of signs of transitions of the device, the second group of control outputs of the register of micro-commands is connected to the group of control outputs of the device, the group of OR elements and the group of OR elements are entered, the output of each y-O element OR of (. 1, ..., K) is connected to the corresponding2 address input of the group of address inputs of the device, the first input of each element OR of the group is connected to the output of the corresponding element AND of the first group, the second input of each element OR of the group py is connected to the output of the corresponding element AND of the second group, the output of each sl-element of the AND-OR group of the CCL 1, .. ,, 1} is connected to the third inputs of the corresponding :: OR elements, and the number of AND / OR, AND elements OR in groups is in the ratio ijk, the first inputs of the AND elements of each AND-OR group are connected to the corresponding outputs of the transition feature register, and the second inputs of the AND elements of each AND-OR group are connected to the corresponding control outputs of the first group of control outputs register micro A team. The drawing shows a device diagram. ° 1 of memory of the elements I.Z, the second group of elements AND 4, the group of elements AND-OR 5, the group of elements OR, 6, register 7, G „YYY ™ - f" ErgSa ™ kinacs ”The device works as follows. Each command, consisting of an operation code and a code of attributes, corresponds to a certain sequence of microinstructions, i.e. firmware stored in block 1 of the memory of microinstructions. The starting address of this microprogram is determined by the operation code of the executable command, which stores on register 7 of the operation code. This starting address is removed from the operation code register 7 and through the last group of elements AND 4, the group of elements OR b is fed to the input of memory 1, the output of which is connected to the input of register 2 micro-commands (MK) and is written into it by input pulse 9. From group control outputs 8 micro-command is fed to the actuators and controls their operation. After each MC is executed, the device proceeds to the next. The address of each MC depends on the contents of register 2 of the MC, which determines which of the registers is fed to the input of a group of elements OR 6 of an address memory assembly. In case of equality to unit k + 1 bit MK, the first AND bits MK are fed to the input of the address memory assembly. If the k + 2 bit is equal to 1K, the contents of register 7 of the opcode are fed to the input of the address assembly. When the unit of one of the bits MK is equal, from k-t-3 to 1, the corresponding register register of 10 features is applied to the input of the address assembly. In this case, they can replace from one to i bits of the address of the IC. The proposed microcommand memory management device can operate in the following modes: natural addressing; branching on individual signs; branching according to the group of signs; code per-operation code; Re-enter the operation code. With natural addressing, the address following the MK is clearly recorded in the previous one. This does not mean that it is formed according to some law, for example, by adding one to the address of previous MCs, at the same time it does not mean that it is selected from some limited field of memory; it can be arbitrary and is specified by the first k bits of the MK.Dl; implementation of the natural addressing mode requires that k + 1 times j .jj take the value equal to edig t-, to the bottom, and the rest of the control bits, i.e. bits with k + 2 to 1 value, yyyy „. YSR 2GK, “- pR-ra.„ Po, and „„ „. Using the natural addressing mode, the addresses of most of the MCs are specified, i.e. this is the most common mode. When operating in separate e-branching mode, the next-bit low-level bit is determined by the selected attribute from the register of 10 signs removed by using the unit in one of the control bits fed to the second inputs of the AND elements of the first element AND-OR 5 groups. The remaining bits of the address of the next MC are set using the k bits of the previous MC, as in the work in the natural addressing mode. In this case, the first bit of the MC must be zero, so that it does not mask the processing attribute, k + 1 bit is equal to one, and the remaining control bits, t, e, bits from k + 2 to 1 must be equal to zero, except for one of them, which defines the feature being processed. At the same time, the addresses of the branches that the microprogram goes to can be located anywhere in the memory without any restrictions, which solves the problem of evenly and completely filling the memory block 1, i.e., the memory capacity is used. from one microcommand. exit to several branches of micr programs at once, which significantly speeds up the calculation process, as it allows processing several signs at once with just one MC. In the absence of such a mode, everyone would have to process In addition, this would lead to a loss of time and lengthening of microprograms. The processing of several signs is necessary when performing many tasks, in particular, the task of generating the address of the operand when accessing the operative storage device. Usually, the address of the operand is calculated as the sum of the address offset, specified in the command, and the contents of one or several index registers. The widespread introduction of index registers in modern computing machines requires setting their numbers into commands using the code of additional prizes. In the proposed device, the output to the microprogram of processing the required index register from some of them is carried out in one step, which dramatically increases the speed of calculations, t, e ultimately, the speed of the entire computational mother's computer in which it uses the proposed device. The greater flexibility of the above mode allows it to be used in various devices and to solve many-sided tasks without changing the scheme. For example, this mode is very effective when executing commands such as a conditional branch, in which, besides the operation code, a large field of additional features is used, it is defined by -. conditional transition type. The branching mode according to the group of signs is performed by submitting the corresponding signs to the input of the microinstruction memory address as address bits. Signs are received: at the input of memory block 1 through AND-OR elements 5, when units appear in the corresponding control slots from k + 2 to 1 micro-instructions. In this case, the feature code field can be variable from i-bit to one. The remaining bits of the address of block 1 of the memory of microinstructions, while it can be set arbitrarily, using the first k bits of the microcommand, and the k + 1 bit of the MK should be equal to one. The chosen addressing method, in addition to increasing the speed of the computer, greatly simplifies programming, which ultimately speeds up development, and therefore reduces the cost. The exit code for the operation code serves to exit to the command processing microprograms and does not require special explanations. It is only necessary to indicate that in this case the first j bits of the address are equal to the operation code of the command, and the rest. Zero. In the mode of re-entering the operation code, the bits of the microcommand address, starting with j + 1 or k, are determined by the corresponding micro bits; teams. This mode is necessary to move from parts of the firmware common to several commands to individual parts for each command. The use of the proposed micro-command memory management device makes it possible to increase the speed of the computer by 30-40%. Formula of the Invention A micro-memory management device containing the micro-command register, the first group of AND elements, the transition flag register, the operative code register and the second group of AND elements, the first input of each oL-th element of the second group (oL 1, ,,., j) is connected to the corresponding output of the operation code register, the second inputs of all elements of the second group are combined and connected to the k-b2-my control output of the first group of control outputs of the micro-register register, the first input of each pth element AND of the first group C (i 1, ..., k) is connected to the corresponding control output of the first group of control outputs of the register iroko commands, the second inputs of all elements and the first group are connected to the (ktl) -My control output of the first group of control outputs of the microinstruction register, the information input group of which is