Claims (3)
ратор, причем выход источника тока зар да соединен с одной из обкладок накопительного конденсатора, входом компаратора и пер4 та ИЛИ через последовательно соединенные первый и BTppojS злементы задержки подключен ко второму выходу блока устранени неоднозначности отсчета стартового канала и ко второму входу триггера формировани интерпол ционных отрезков, выход первого элемента задержки соединен со вторым входом блока устранени неоднозначности отсчета стопового канала, выход второго элемента И подключен ко второму входу третьего элемента И, выход которого соединен со входом вычитающего счетчика дробной части измер емого временного интервала, выходы разр дов которого через первый блок переписи кода подключены к информационным входам счетчика дробной части результата измерени , выход последнего разр да которого соединен со счетным входом счетчика целой части результата измерени и вторым входом четвертого элемента И, выход которого подключен к выходу последнего разр да вычитаютцего сче-цшка дробной части измер емого временного интервала и входу вычитающего счетчика целой части измер емого врекгнного интервала, выходы разр дов которого через второй блок переписи кода подключены к информационным входам счетчика целой части результата изме рени , выход элемента НЕ соединен с управл ющими входами блоков переписи кода. Блоки устранени неоднозначности отсчета стартового и стопового каналов идентичны и содержат каждый три триггера и два элемента И-НЕ, причем пр мой выход первого триггера соединен с первым входом первого элемента И-НЕ, пр мой выход второго триггера вл етс первым выходом блока устранени неоднозначности отсчета стартового канала и подключен к первому входу второго элемента И-НЕ, вторые входы элементов И-НЕ объединены и вл ютс первым входом блока, вторым входбм которого вл етс вход первого триггера, инверсный выход второго триггера вл етс первым выходом блока устранени неоднозначности отсчета стопового канала и подключен к третьему входу первого элемента И-НЕ, выход которого соединен со счетным входом второго триггера, инверсный выход третьего триггера подключен к третьему входу второго элемента И-НЕ выход которого подключен к счетному входу третьего триггера и вл етс вторым выходом блока. Кроме того, преобразователь масштаба времени содержит источники токов зар да и разр да, накопительный конденсатор и компавым входом истошшка тока разр да, второй выход которого вл етс входом преобразовател , выходом которого вл етс вы} (од компаратора. На фиг. 1 приведена структурна схема цифрового измерител временных интервалов; на фиг. 2 - временные диаграммы ее работы в процессе калибровки и в процессе измерени . Измерительна часть цифрового измерител временных интервалов содержит генератор 1 счетных импульсов, следующих с периодомf, элемент 2 И, триггер 3 формировани интерпол ционных отрезков, преобразователь 4 мае штаба времени, состо щий из источников 5 тока разр да и источника 6 тока зар да, накопительного конденсатора 7 и компаратора 8 вычитающие счетчики 9 и 10 целой и дробной частей измер емого временного интервала соответственно , счетчики Ни 12 соответственно целой и дробной частей результата измерений , элемент 13 ИЛИ и элементы 14 и 15 задержки, злемент 16 ИЛИ, блоки 17 и 18 устранени неоднозначности соответственно стартового и стопового каналов, состо щие из триггеров 19, 20 и 21 (22, 23 и 24) элементов 25 и 26 (27 и 28) И-НЕ, в измерительную часть входит также элемент 29 И. Калибровочна часть цифрового измерител временных интервалов содержит элементы 30 и 31 И, злемент 32 НЕ,блоки 33 и 34 переписи кода и блок 35 управлени . Блок 35 управлени предназначен дл фор мировани в процессе калибровки сигналов Uj, Us, Ug. В его состав входлт триггер (не показан), установочньге входы которого соединены с шинами Тежим калибровки и Режим измерени , единичный выход триггера вл етс вторым выходом блока управлени . Дл формировани импульса Us по первому выходу блока управлени применен блок выделени одиночного импульса (не показан) аналогичный блоку устранени неоднозначности , а дл формировани импульса Ui по третьему выходу - блок прив зки (не показан) к заднему фронту импульса Uj. В исходном состо нии счетчики 11 и 12 установлены в нуль, а счетчики 9 и 10 - в состо ние 99... 9. Триггеры 19 и 22, 20 и 23 держат в закрытом состо нии элементы. 25 и 27, 26 и 28 соответственно, кроме это ,го триггер 20 запрещает прохождение последовательности счетных импульсов (Uj) через элемент 2 И, триггер 3 держит отключенным источник 5 тока разр да от накопительного конденсатора 7, который зар жен от источника 6 тока зар да. Элементы И 30 и 31 {открыты сигналом с второго выхода блока 35 управлени , злемент 29 И, управл емый компаратором 8, закрыт. Цифровой измеритель временных интервалов работает следующим образом. В процессе калибровки осуществл етс измерение нулевого временного интервала. Процесс калибровки начинаетс с момента подачи с блока 35 управлени сигнала (Уз) через элемент 13 ИЛИ на блок 17 устранени неоднозначности стартового канала и на единичный вход (Us) триггера 3, устанавливающий последний в единичное состо ние (U,i), разрещающее разр д (U j j) накопительного конденсатора 7 через источник 5 тока разр да и формирующий начало интервала длительностью tg, а также через злемент 16 ИЛИ и элемент 14 задержки, с временем задержки 2T(j(Uis), на блок 18 устранени неоднозначности стопового канала. При достижении напр жени на конденсаторе 7, равного Ридр, срабатывает компаратор 8, сигнал с выхода которого (Ui3) даеат разрешение на прохождение последовательности счетных импульсов через злемент 29 И (Ujo) в счетчики дробных частей 12 и 10. Сигнал (Uj), пришедший в блок 17 устранени неоднозначности, переключает триггер 19 в единичное состо ние (и), разрешающее прохождение последовательности счетных импульсов от генератора 1 через злемент 25 И-НЕ, первый импульс (1)7), с выхода которого, задним фрон том устанавливает триггер 20 в единичное состо ние (Ug). Сигнал с инвертированного выхода триггера 20 поступает на вход элемента 25 И-НЕ и запрещает прохождение через него последовательности счетных импульсов , а сигнал с пр мого выхода зтого триггера открывает злемент 2 И, разреша тем самым прохождение последовательности счетных импульсов (U9) в счетчики целой части: через элемент 30 И в вычитающий счетчик 9 и непосредствеино в счетчик 11. Элемент 26 И-НЕ, открытый сигналом (Ug) С пр мого выхода триггера 20, пропускает первый импульс (Uio) последовательности, который поступает на счетный вход триггера 21 и нулевой вход триггера 3 и устанавливает задним фронтом триггер 21 в нулевое состо ние, запрещающее прохождение через элемент 23 И-НЕ последовательности счетных импульсов, а передним фронтом Триггер 3 - в исходное состо ние (Уц), запрещающее разр д (U|}) накопительного конденсатора 7 через источник 5. На этом.заканчиваетс формирование интервала длительностью tg и начинаетс медленный дозар д накошггельного конденсатора 7 от нсточника 6 тока З j зар да. Отношение велнчнны тока зар да 3 к величине тока раз9 р да Ур определ ет коэффициент преобразовани масштаба времени К j/3p 1000. Приход щий в блок 18 устранени неоднозначности сигнал (Uj) с блока 35 управле ки , задержанный на 2 f (Ujs), переключает триггер 22 в единичное состо ние (Uje) разрешающее прохождение последовательности счетных импульсов от генератора 1 через элемент 27 И-НБ. Первый импульс (U,7) с выхода элемента 27 И-НЕ задним фронтом устанавливает .триггер 23 в единичное состо ние. Сигнал (Ujg) с инвертированного выхода триггера 23 пост)шает на вход элемента 27 И-НЕ и запрещает прохождение через него последовательности счетных импульсов, а также поступает на вход элемента 2 И, закрывает его и запрещает прохождение последовательности счетных, импульсов (U9) в счетчики 9 и 11 целой части. Сигнал с : пр мого выхода триггера 23 поступает на элемент 28 И-НЕ, открывает его, разреша тем самым прохождение через пего последовательности счетных импульсов. Первый импульс (Us) на выходе элемента 28 И-НЕ задним фронтом -устанавливает триггер 24 в состо ние, запрещающее прохождение через элемент 28 И-НЕ остальных импульсов после довательности, а также триггер 3 в единичное состо ние (Uji), разрешающее разр д накопительного конденсатора 7 через источник 5 и формирующий начало интервала длительности t. Задержанный на 6 Тр сигнал с выхода элемента 15 задержки с временем задержки 4ZQ , переключает триггер 3 в исходное Состо ние, запреща тем самым разр ду, накопительного конденсатора 7 и заканчива формирование интервала длительностью l«(Ui а конденсатор 7 вновь дозар жаетс от источника 6 тока Jj зар да. При достижении напр жени на конденсаторе 7 равного компаратор 8 устанавливаетс в исходное состо ние,и сигнал с его выхода (Uis) запрещает прохождение последовательности счетных импульсов через элемент 29 И в счет-:чики 10 и 12 дробных частей. Таким образому в вычитающих счетчиках 9 и 10 оказываетс записанным чис/ю, равное разности значений первоначальной установки этих счет иков99...9 и величины времени задержки, обусловленной задержкой сиг налов при прохождении их через элементы схемы измерител . Процесс калибровки заканчиваетс подачей запрещающего сигнала (U2) на элементы 30 и 31 И, выработкой блоком 35 управлени сигнала О (Uiв),устанавливающего все триггеры измерител в исходное состо ние и. 8 разрешающего перепись кода на вычитающих счетчиков 9 и 10 целой и дробной частей через блоки 33 и 34 в счетчики 11 и 12, результата измерений, тем самым предустанавлива их в состо ние, устран ющее при последующем измере1ши ошибку, обусловленную задержкой сигналов при их прохождении через узлы измерител . После этого цифровой измеритель временных интервалов готов к измерению временных интервалов, ограниченных Старт (S) и Стоп (F) импульсами. В процессе измерени с приходом стартового S импульса (N4)., проход щего через элемент 13 ИЛИ на блок 17 устранени неоднозначности стартового канала и на единичный вход триггера 3 (Uj), последний устанавливаетс в единичное состо ние ,(Uji) разрешающее разр д (Uia) накопительного конденсатора 7 через источник 5 и формирующее начало интервала длительностью tg. При достижении, напр жени на конденсаторе, равного Удор, срабатывает компаратор 8, сигнал с выхода которого (Uis) дает разрешение на прохождение последовательности счетных импульсов через элемент 29 И (Ujo) в счетчик 12 дробной части. Сигнал (Us),, пришедший в блок 17 устранени неоднозначности , переключает триггер 19 в единичное состо ние (Ue), разрешающее прохождение последовательности счетных импульсов от генератора 1 через элемент 25 И-НЕ, первый импульс (Uv) с выхода которф-о задним фронтом устанавливает триггер 20 в единичное состо ние. Сигнал с инвертированного выхода триггера 20 поступает на вход элемента 25 И-НЕ и запрещает прохождение через него последовательности счетных импульсов , а сигнал с пр мого выхода этого триггера (Ug) открывает элемент 2 И, разреша тем самым прохождение последовательности счётных импульсов с его выхода (Ug) в счётчик 11 целой части результата измерений. Элемент 26 И-НЕ, также открытый сигналом с пр мого выхода триггера 20, пропускает первый импульс (Ujо), который устанав.ливает задним фронтом триггер 21 в нулевое состо ние, запрещающее прохожде ние через элемент 26 И-НЕ последовательности счетных импульсов, а также триггер 3 передним фронтом в исходное состо ние (иц), запрещающее разр д (Ujj), накопительного конденсатора 7 через источник 5. На этом заканчиваетс формирование интервала длительностью tg и начинаетс медленный дозар д накопительного конденсатора 7 от источника 6 тока Jj зар да. С приходом стопового F импульса (U,4), п гаход щего через элемент 16 ИЛИ и элемент 14 задержки с временем задержки 2TO (и 15), в блок 18 устранени неоднозначности стопового канала триггер 22 переключаетс в единичное состо ние (и,), разрешающее прохождение последовательности счетных импульсов от генератора 1 через элемент 27 И-НЕ, первый импульс (Uj7), с выхода которого задним фронтом устанавливает триггер 23 в единичное состо ние. Сигнал (Dig) с инвертированного выхода триггера 23 поступает на вход элемента 27 И-НЕ и запрещает прохождение через него последовательности счетных импульсов, а также поступает на вход элемента 2 И, закрывает его, запреща тем самым прохождение последовательности счетных импульсов в счетчик 11 целой части. Сигнал с пр мого выхода триггера 23 поступает на вход элемента 28 И-НЕ и открывает его. Первый импульс на выходе элемента 28 И-НЕ (Us) задним фронтом устанавливает триггер 24 в нулевое состо ние, запрещающее прохождение через элемент- 28 И-НЕ последовательности счетных импульсов, а также триггер 3 в единичное состо ние (Уц), разрешающее разр д (Ujj) накопительного конденсатора 7 через источник 5 и формирующее начало интервала длительностью t. Задержанный на 6 Т относительно стопового импульса (F) сигнал с выхода элемента 15 задержки переключает триггер 3 в исходное состо ние, запреща тем самым разр д накопительного конденсатора 7 и заканчива формирование интервала длительностью tf, а конденсатор 7 вновь медленно дозар жаетс ох источника 6 тока зар да. При достижении напр жени на конденсаторе 7 равного иддр компаратор 8 устанавливаетс в исходное состо ние и сигнал с его выхода (Uia) запрещает прохождение последовательности счетных импульсов через элемент 29 И в сче чик 12 дробной части. На этом процесс измерени заканчиваетс . Применение новых узлов и св зей позвол ет повысить точность измерений за счет снижени погрешности, св занной с нелиней .ностыо преобразовани масштаба времени и вычитани из Конечного результата времени .задержки, которое возникает при прохождени сигналов через узлы измерител , а также по высить надежность схемы самого измерител . Формула изобретен и 1. Цифровой измеритель временных интервалов , содержащий генератор счетных импуль сов, первый выход которого подключен к первым входам блоков устранени неоднозначности отсчета стартового и стопового каналов и первого элемента И, второй и третий входы которого соединены с первыми выходами блоков устранени неоднозначности отсчета соответственно стартового и стопового каналов, а выход - со счетным входом счетчика целой части результата измерени , второй выход генератора счетных импульсов подключен к первому входу второго элемента И, второй вход которого соединен с выходом преобразовател масштаба времени, а выход со счетным входом счетчика дробной части результата измерени , вход преобразовател масштаба времени соединен с выходом триггера формировани интерпол ционных отрезков , отличающийс тем, что, с целью повышени надежности и точности измерений, в него введены два элемента ИЛИ, два элемента задержки, блок управлени , третий и четвертый элементы И, вычитающие счетчики дробной и целой частей измер емого временного интервала, два блока |Переписи кода и элемент НЕ, причем шины старт- и стоп-импульсов подключены к первым входам соответственно первого и второго-элементов ИЛИ, вторые входы которых объединены и подключены к первому вь1ходу блока управлени , второй выход которого соединен с первыми входами третьего и четвертого элементов И, третий выход блока управлени подключен к входам установки нул всех элементов измерител , а его вход соединен со вторым выходом .генератора счетных импульсов, выход первого элемента ИЛИ подключен ко второму выходу блока устранени неоднозначности отсчета стопового канала, к первому входу триггера формировани интерпол ционнь1х отрезков, и второму входу блока устранени неоднозначности отсчета стартового канала, выход второго элемента ИЛИ через последовательно соединенные первый и второй элементы задержки подключен ко второму выхоод блока устранени неоднозначности отсчета стартового канала и ко второму входу триггера формировани интерпол ционных отрезков, выход первого элемента задержки соединен со вторым входом блока устранени неоднозначности отсчета стопового канала, выход второго элемента И подключен ко второму входу третьего элемента И, выход которого соединен со входом вычитающего счетчика дробной части измер емого временного интервала, выходы разр дов которого через первый блок переписи кода подключены к информационным входам счетчика дробной части результата измерени , выход последаего разр да которого соединен со счетным входом счетчика целой части результата измерени и вторым входомRotor, the output of the charge current source is connected to one of the plates of the storage capacitor, the input of the comparator and the first OR through the series-connected first and BTppojS delay elements connected to the second output of the starting station channel ambiguity unit and to the second input of the interpolation segments forming trigger, the output of the first delay element is connected to the second input of the stop channel ambiguity counting unit, the output of the second element I is connected to the second input of the third floor And, the output of which is connected to the input of the subtracting counter of the fractional part of the measured time interval, the outputs of which bits are connected to the information inputs of the counter of the fractional part of the measurement result through the first census block to the counting input of the counter of the whole part of the measurement result and the second input of the fourth element I, the output of which is connected to the output of the last bit of the subtracting fractional part of the measured time interval and the input of the subtracting the integer part of the measured counter vrekgnnogo interval, which outputs bits through a second block code census data inputs are connected to the integer part of the counter result measurable rhenium element output is coupled to the inputs of the gate code census blocks. The counting ambiguity blocks of the start and stop channels are identical and each contain three flip-flops and two NAND elements, the direct output of the first flip-flop being connected to the first input of the first NAND element, the forward output of the second flip-flop being the first output of the digitizing unit of the ambiguity of counting the start channel and connected to the first input of the second NAND element, the second inputs of the NAND elements are combined and are the first input of the block, the second input of which is the input of the first trigger, the inverse output of the second trigger The era is the first output of the stop channel ambiguity block and is connected to the third input of the first NAND element, the output of which is connected to the counting input of the second trigger, the inverse output of the third trigger is connected to the third input of the second element NANDY whose output is connected to the counting input the third trigger and is the second output of the block. In addition, the time scale converter contains charge and discharge current sources, a storage capacitor and a compressed input of the discharge current, the second output of which is the input of a converter whose output is you} (one of the comparator. Fig. 1 shows the block diagram digital time meter; Fig. 2 shows the time diagrams of its operation in the calibration process and in the measurement process. The measuring part of the digital time meter contains the generator of 1 counting pulses following Period i, element 2 AND, trigger 3 for the formation of interpolation segments, converter 4 May time staff, consisting of sources 5 of the discharge current and source 6 of the charging current, storage capacitor 7 and comparator 8 subtractive counters 9 and 10 the time interval, respectively, the counters Nr 12, respectively, of the integer and fractional parts of the measurement result, element 13 OR, and elements 14 and 15 of the delay, element 16 OR, blocks 17 and 18 of the ambiguity resolution, respectively, of the start and stop channels, among the triggers 19, 20 and 21 (22, 23 and 24) of elements 25 and 26 (27 and 28) are NOT, the measuring part also includes the element 29 I. The calibration part of the digital time interval meter contains the elements 30 and 31 And, the element 32 NOT, blocks 33 and 34 of the census code and control block 35. The control unit 35 is designed to form in the process of calibrating the signals Uj, Us, Ug. It includes a trigger (not shown), setting up the inputs of which are connected to the Tire Calibration buses and the Measurement Mode, the single output of the trigger is the second output of the control unit. To generate a pulse Us on the first output of the control unit, a single pulse extraction unit (not shown) is used analogous to the disambiguation unit, and to form a pulse Ui on the third output, a binding unit (not shown) to the falling edge of the pulse Uj. In the initial state, the counters 11 and 12 are set to zero, and the counters 9 and 10 are set to 99 ... 9. Triggers 19 and 22, 20 and 23 keep the elements in the closed state. 25 and 27, 26 and 28, respectively, except this, the first trigger 20 prohibits the passage of a sequence of counting pulses (Uj) through the element 2, And the trigger 3 keeps the discharge current source 5 from the storage capacitor 7, which is charged from the charge current source 6 Yes. The elements 30 and 31 {are opened by a signal from the second output of the control unit 35, and the element 29 I, controlled by the comparator 8, is closed. Digital meter time intervals works as follows. During the calibration, a zero time interval is measured. The calibration process starts from the moment of submission from the signal control unit (U) through element 13 OR to the start channel ambiguity unit 17 and to the single input (Us) of the trigger 3, which sets the latter into the unit state (U, i), enabling the output (U jj) storage capacitor 7 through the source 5 of the discharge current and forming the beginning of the interval duration tg, as well as through the element 16 OR and the delay element 14, with a delay time 2T (j (Uis)) to the stop channel ambiguity unit 18. reaching tension on the horse Satore 7, equal to Reedre, triggers a comparator 8, the signal from whose output (Ui3) gives permission to pass a sequence of counting pulses through element 29 And (Ujo) to counters of fractional parts 12 and 10. Signal (Uj) that came to the disambiguator 17 , switches the trigger 19 to the single state (s), allowing the passage of a sequence of counting pulses from the generator 1 through the element 25 AND-NOT, the first pulse (1) 7), from the output of which, the falling edge sets the trigger 20 to the single state ( Ug). The signal from the inverted trigger output 20 enters the input of element 25 AND-NOT and prohibits the passage of a sequence of counting pulses through it, and the signal from the direct output of this trigger opens element 2 AND, thereby allowing the passage of a sequence of counting pulses (U9) to the counters of the integer part : through element 30 And into subtractive counter 9 and directly into counter 11. Element 26 NAND, opened by a signal (Ug) From the direct output of trigger 20, passes the first pulse (Uio) of the sequence, which is fed to the counting input of trigger 21 the zero input of the trigger 3 and the rear edge of the trigger 21 to the zero state, prohibiting the passage through the element 23 of the AND-NOT sequence of counting pulses, and the leading edge of the trigger Trigger 3 to the initial state (Uz), prohibiting the discharge (U |}) the capacitor 7 through the source 5. This completes the formation of an interval of duration tg and begins a slow dosage of the single-ended capacitor 7 from the source 6 of the current 3 j charge. The ratio of the well-known current of charge 3 to the magnitude of the current of the range of 10 UD determines the time scale conversion factor Kj / 3p 1000. The signal (Uj) coming from the control unit 35, delayed by 2 f (Ujs), arrives at the disambiguator 18, switches trigger 22 into one state (Uje) allowing the passage of a sequence of counting pulses from generator 1 through element 27 I-NB. The first impulse (U, 7) from the output of the element 27 AND IS NOT by the falling front sets the trigger 23 into one state. The signal (Ujg) from the inverted output of the trigger 23 post enters the input element 27 AND-NOT and prohibits the passage of a sequence of counting pulses through it, and also enters the input of element 2 AND, closes it and prohibits the passage of a sequence of counting pulses (U9) counters 9 and 11 of the whole part. The signal c: the direct output of the trigger 23 arrives at the element 28 NAND, opens it, thereby allowing the passage through the sequence of counting pulses. The first impulse (Us) at the output of the element 28 AND-NOT by the falling edge sets the trigger 24 to the state prohibiting the rest of the impulses of the sequence to pass through the element 28 AND IS NOT, and also the trigger 3 to the unit state (Uji) allowing the discharge cumulative capacitor 7 through the source 5 and forming the beginning of the interval of duration t. The signal delayed by 6 Tp from the output of the delay element 15 with the delay time 4ZQ switches the trigger 3 to the initial state, thereby prohibiting the discharge of the storage capacitor 7 and ending the formation of an interval of l "(Ui and the capacitor 7 is recharged from source 6 charge current Jj. When the voltage on the capacitor 7 is equal to the comparator 8 is reset, the signal from its output (Uis) prohibits the passage of a sequence of counting pulses through the element 29 And in the count: 10 and 12 fractional parts. In this way, in counters 9 and 10, the recorded number is equal to the difference between the values of the initial installation of these counts 99 ... 9 and the delay time due to the delay of the signals passing through the meter circuit elements. The calibration process ends with the prohibitory signal ( U2) to the elements 30 and 31 I, by the generation by the control unit 35 of the signal O (UiB) setting all the triggers of the meter to the initial state and. 8 allowing the code to be copied to the subtracting counters 9 and 10 of the integer and fractional parts through blocks 33 and 34 to counters 11 and 12, the measurement result, thereby presetting them to a state that eliminates the error due to the delay of signals passing through meter nodes. After that, the digital time interval meter is ready to measure time intervals limited by Start (S) and Stop (F) pulses. In the process of measurement with the arrival of the starting S pulse (N4)., Passing through the element 13 OR to the ambiguity-clearing unit 17 of the starting channel and to the single input of the trigger 3 (Uj), the latter is set to the single state (Uji) allowing the discharge ( Uia) storage capacitor 7 through the source 5 and forming the beginning of the interval duration tg. When reaching the voltage equal to the Accent capacitor, the comparator 8 is triggered, the signal from the output of which (Uis) gives permission for the passage of a sequence of counting pulses through the element 29 AND (Ujo) into the counter 12 of the fractional part. The signal (Us), which came to the disambiguation block 17, switches trigger 19 to one state (Ue), allowing the passage of a sequence of counting pulses from generator 1 through element 25 AND-NOT, the first pulse (Uv) from the output of the rear-end front sets trigger 20 to one state. The signal from the inverted trigger output 20 is fed to the input of element 25 AND-NOT and prohibits the passage of a sequence of counting pulses through it, and the signal from the direct output of this trigger (Ug) opens element 2 AND, thereby allowing the passage of a sequence of counting pulses from its output ( Ug) in the counter 11 of the whole part of the measurement result. The element 26 AND-NOT, also open signal from the direct output of the trigger 20, transmits the first pulse (Ujо), which sets the falling edge trigger 21 to the zero state, prohibiting the passage through the element 26 AND-NOT of the sequence of counting pulses, and also, the trigger 3 by the leading edge to the initial state (IC), prohibiting the discharge (Ujj) of the storage capacitor 7 through the source 5. This completes the formation of the interval duration tg and begins the slow charging of the storage capacitor 7 from the source 6 of the charge current Jj. With the arrival of the stop pulse F (U, 4) that passes through the element 16 OR and the delay element 14 with the delay time 2TO (and 15), the trigger channel ambiguity-clearing unit 18 switches the trigger 22 into the unit state (and,) permitting the passage of a sequence of counting pulses from generator 1 through element 27 NAND, the first pulse (Uj7), from the output of which the trailing edge sets the trigger 23 to one state. The signal (Dig) from the inverted output of the trigger 23 enters the input of the element 27 AND-NOT and prohibits the passage of a sequence of counting pulses through it, and also enters the input of the element 2 AND closes it, thereby prohibiting the passage of a sequence of counting pulses into the counter 11 of the integer part . The signal from the direct output of the trigger 23 enters the input element 28 AND-NOT and opens it. The first pulse at the output of the element 28 AND-NOT (Us) with the falling edge sets the trigger 24 to the zero state, which prohibits the passage through the element-28 AND-NOT sequences of counting pulses, as well as the trigger 3 in the unit state (Yc), allowing the discharge (Ujj) storage capacitor 7 through the source 5 and forming the beginning of the interval duration t. The signal delayed by 6 T relative to the stop pulse (F) from the output of the delay element 15 switches the trigger 3 to the initial state, thereby prohibiting the discharge of the storage capacitor 7 and ending the formation of the interval duration tf, and the capacitor 7 is slowly recharged to the current source 6 charge When the voltage on the capacitor 7 is equal to idd, the comparator 8 is reset and the signal from its output (Uia) prohibits the passage of a sequence of counting pulses through element 29 and counters 12 of the fractional part. This completes the measurement process. The use of new nodes and connections allows to increase the measurement accuracy by reducing the error associated with non-linear time scale conversion and subtracting from the final time result the delay that occurs when signals pass through the meter nodes, and also improve the reliability of the circuit itself the meter. The formula is invented as well. 1. A digital time interval meter containing a counting pulse generator, the first output of which is connected to the first inputs of counting unit ambiguity blocks of the start and stop channels and the first element I, the second and third inputs of which are connected to the first outputs of counting unit ambiguity blocks, respectively the start and stop channels, and the output with the counting input of the counter of the integer part of the measurement result, the second output of the counting pulse generator is connected to the first input for the second element And, the second input of which is connected to the output of the time scale converter, and the output with the counter input of the fractional part counter of the measurement result, the input of the time scale converter is connected to the output of the interpolation segments formation trigger, characterized in that, in order to increase reliability and accuracy measurements, two OR elements, two delay elements, a control unit, the third and fourth AND elements, subtracted fractional and integer counters of the measured time interval, two blocks | Code rewrites and the NOT element, with the start and stop pulse buses connected to the first inputs of the first and second OR elements, respectively, the second inputs of which are combined and connected to the first input of the control unit, the second output of which is connected to the first inputs of the third and fourth AND elements , the third output of the control unit is connected to the installation inputs zero of all elements of the meter, and its input is connected to the second output of the generator of counting pulses, the output of the first element OR is connected to the second output of the neo-elimination unit The starting points of the stop channel count, to the first input of the interpolation segment forming trigger, and the second input of the starting channel sample ambiguity block, the output of the second element OR are connected through the first and second delay elements in series to the second output channel of the starting channel ambiguity block and the second input trigger the formation of interpolation segments, the output of the first delay element is connected to the second input of the block of the ambiguity of the reference st the output channel, the output of the second element I is connected to the second input of the third element I, the output of which is connected to the input of the subtracting counter of the fractional part of the measured time interval, the outputs of the bits of which through the first census block are connected to the information inputs of the counter of the fractional part of the measurement result, the output of the last the bit of which is connected to the counting input of the counter of the integer part of the measurement result and the second input
четвертого элемента И, выход которого подключен к выходу последнего разр да вычитающего счетчика дробной части измер емого временного интервала н входу вычитающего счетчика целой части измер емого временного интервала, выходы разр дов которого через второй блок переписи кода подключены к информационным входам счетчика целой части результата измерени , выход элемента НБ соединен с )шравл ющими входами блоков переписи кода.the fourth element And, the output of which is connected to the output of the last bit of the subtracting counter of the fractional part of the measured time interval to the input of the subtracting counter of the whole part of the measured time interval, the outputs of the bits of which through the second census block are connected to the information inputs of the counter of the whole part of the measurement result, the output of the NB element is connected to the pinning points of the census blocks.
2. Измеритель по п. 1, о т л и ч а ющ и и с тем, что блоки устранени неоднозначности отсчета стартового и стопового каналов идентичны и содержат каждый три триггера и два элемента И-НЕ, причем пр мой выход первого триггера соединеи с первым входом первого элемента И-НЕ, пр мой выход второго триггера . вл етс - первым вь1ходом блока устранени неодноэначности отсчета стартового канала и подключен к первому входу второго элемента И-НЕ, вторые.входы элементов Й-НЕ объединены н вл ютс первым входом блока, вторым входом которого вл етс вход первого трнггера , шшерсный выход второго триггера вл етс первым выходом блока устранени неоднозначности отсчета стопового канала и2. The meter according to claim 1, that is, with the fact that the block of the ambiguity of the counting of the start and stop channels are identical and each contain three triggers and two IS-NOT elements, and the direct output of the first trigger of the connection with the first input of the first NAND element, the direct output of the second trigger. is the first input of the block for disambiguating the counting of the start channel and is connected to the first input of the second NAND element, the second inputs of the N – N elements are combined and are the first input of the block, the second input of which is the input of the first trnger, the second output of the second trigger is the first output of the stop channel ambiguity block; and
подключен к третьему входу первого злемента И-НЕ, выход которого соединен со счетным входом второго триггера, инверсный выход третьего триггера подключен к третьему входу второго злемента , выход которого подключен к счетному входу третьего триггера и вл етс вторым выходом блока.connected to the third input of the first element NAND, whose output is connected to the counting input of the second trigger, the inverse output of the third trigger connected to the third input of the second element, the output of which is connected to the counting input of the third trigger and is the second output of the block.
3. Измеритель по п. 1, о т л н ч а ющ и и с тем, по преобразователь маснтгаба времени содержит источники токов зар да и разр да, накопительный конденсатор и компаратор , причем выход источника тока зар да соединен с одной из обкладок накопительного конденсатора, входом компаратора и первым входом источника тока разр да, второй выход которого вл етс входом преобразовател , выходом которого вл етс выход компаратора.3. The meter according to claim 1, about the first and the same, the converter of the mashtgab time contains sources of charge and discharge currents, a storage capacitor and a comparator, and the output of the source of charge current is connected to one of the plates of the storage capacitor the capacitor, the input of the comparator and the first input of the current source of the discharge, the second output of which is the input of the converter, the output of which is the output of the comparator.
Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination
1.Патент США N 3668529, кл. G 04 F 10/04 1972.1. US Patent N 3668529, cl. G 04 F 10/04 1972.
2.Патент США Н 3675127, кл. G 04 F 10/04, 1972.2. US patent N 3675127, cl. G 04 F 10/04, 1972.
3.Патент США N3983481, кл. G 04 F 10/04, 1976.3. US patent N3983481, cl. G 04 F 10/04, 1976.
fOfO
WW
10ten
10ten
10ten
юYu
J J
I I
lшlш
//
„0.„0.
ff
(.у /fO/n/faogftcf (.y / fO / n / faogftcf