Claims (3)
Указанна цель достигаетс тем, что в преобразователь переменного напр жени в посто нное дл питани йанн электроосаждени , содержащий суммирующий усилитель, выход которого через блок импульсно-фазового управлени соединен с входом тиристорного выпр юттел , корректирующий усилитель, один вход которого через блок токовой защиты соединен с трансформатором тока, его второй вход через вычитающий усилитель соединен с задатчиком выходного Hartр жени выпр мител и выходом выпр мител , а выход - с входом суммирукицего усилител , дополнительно введены RS-триггер, два элемента временной задержки, две логические схемы И, две дифференцирующие цепочки и два аналоговых ключа,причем инверсный RS-триггера через второй элемент временной задержки соединен с первым входом первой схе мы И, а пр мой выход соединен с упг равл ющими входами первого и второго аналоговых ключей, входом суммирующего усилител и через первый элемент временной задержки - с первым входом второй схемы И, выход влока токовой защиты соединен с первым входом корректирующего уси. лител через первый аналоговый ключ, выход выпр мител и задатчик подключены к выводу второго аналогового ключа дл подсоединени первого входа вычитающего усилител , второй вход которого непосредственн соединен с задатчиком, вход первой схемл И через первую дифференцирующую цепочку соединен с первым проме точным выходом блока импульсно-фазового управлени , второй промежуто ный выход которого соединен через . вторую дифференцирующую цепочку с входом второй схемы И, а выходы обе их логических схем И соединены соот ветственно с S- и R-входами RS-триг гера. На фиг. 1 приведена функциональ на схема устройст ва; на фиг. 2 - вр менна .диаграмма его работы. Устройство содержит тиристорный выпр митель 1, систему 2 импульсно фазового управлени (СИФУ}, устрой ство 3 токовой защиты, Суммирующий усилитель 4, вычитающий усилитель орректирующий усилитель 6, первый 7, второй 8 аналоговые ключи, RSтриггер 9, первую 10, вторую 11 сх мы временной задержки, первую схему И 12, вторую схему И 13, первую 14 и вторую 15 дифференцирующие Iцепочки, задатчик 16 выходного нап жени выпр мител 1, и .нагрузку 17 Принцип действи устройства основан на коммутации с частотой 25 выходного сигнала суммирующего уси лител 4, выходного сигнала устрой ства 3 токовой защиты, а также вхо него сигнала обратной св зи по нап р жению of . Частота коммутации за даетс с помощью RS-триггера 9, который запускаетс с помощью импульсов Uj, Уд, снимаемых с промежуточного выхода СИФУ. Временнай диаграмма работы устройства приведена на.фиг. 2, где и. -(напр жение питающей сети} Ujимп льсы управлени , вырабатываемые СИФУ 2; Uj, импульсы, поступающкш на дифференцирующую цепочку 14; сигнал на пр мом выходе RS-триггера; Ug - сигнал на выходе элемента 10 временной задержки; J-j- сигнал на выходе эле- мента 13 временной задержки; Ug:сигнал на выходе тиристорного выпр мител 1. Дл по снени работы устройства предположим, что на ПРЯМОМ выходе триггера логический ноль. Кроме того, будем рассматривать интервал времени, предшествукиций переключению триггера в единичное состо ние . Нулевому состо нию триггера соответствует закрытый выходной каскад суммирующего усилител 4, вследствие этого СИФУ вырабатывает импульсы управлени Uj, выпр мителем 1 с такими фазами, что выпр митель закрыт, поэтому его выходное напр жение равно нулю. Аналоговый ключ 7 разомкнут, поэтому на вход корректирующего усилител 6 поступает сигнал с аналоговой пам ти ключа 7, выполненной на конденсаторе . Состо ние аналогового ключа 8 в данном случае таково, что первый вход вычитающего усилител соединен с задатчиком 16. Кроме того, состо ние элементов временной задержки таково, что на выходе элемента 10 логический ноль, следовательно , схема И 13 закрыта, на выходе элемента 11 логическа единица., следовательно, схема И 12 открыта. В момент времени t {рис. 2) импульс и поступает на дифференцирующую цепочку 14 и от заднего фронта импульса триггер 9 переводитс в единичное состо ние. Вследствие этого открываетс выходной каскад суммирующего усилител и переключаютс аналоговые ключи 7 и 8. Импульсы и, вырабатываемые СИФУ, сдвигаютс таким образом, что тири.сторный выпр митель открываетс и ,на его выходе по вл етс напр жение, уровень которого соответствует заданному значению. В интервале времени Т от момента перехода триггера в единичное состо ние на вход дифференцирующей: цепочки 15 поступает импульс а, но он не проходит через схему И 13, так как она закрыта в данном интервале сигналом логического нул , снимаемым с выхода элемента 10. В момент времени t на вход дифференцирующей цепочки 15 приходит очередной импульс 4, временное положение которого соответствует включению шестой группы тиристорного выпр мител . К этому времени схема И 13 открыта сигналом логической единицы, снимаемым с выхода элемента 10, поэтому от заднего фронта этого импульса триггер возвращаетс в нулевое состо ние, что соответствует очередному выключению выпр мител . В интервале времени t/j от переода триггера в нулевое состо ние на вхое дифференцирующей цепочки 14 по вл етс импульс Uj, но так как схема И 12 закрыта сигналом логического нул , снимаемого с выхода элемента 11 временной задержки, то состо ние триггера сохранитс . И только в- момент времени t, который соответствует следующему периоду работы тиристоров выпр мител , импульс, соответствующий заднему Фронту импульса U,, пройдет через открывшуюс к данному моменту времени схему И 12, переведет триггер в единичное состо ние .и т.д. Введенные в схему аналоговые кл чи обеспечивают устойчивую работу схели управлени выпр мителем при импульсной модул ции выходного нап р жени выпр мител . Формула изобретени Преобразователь переменного напр жени в посто нное дл питани ванн электроосаждени , содержапий суммирукнций усилитель, выход которо го через блок импульсно-фазового уп равлени соединен с входом тиристор ного выпр мител , корректирующий усилитель, один вход которого через блок ТОКОВОЙ защиты соединен с тран форматором тока, его второй вход че - рез вычитающий усилит ёль соединен с задатчиком выходного напр жени выпр мител и выходом выпр мител , а выход - с входом суммирующего уси лител , отличающ.ийс тем, что, с целью повышени КПД и улучшени эксплуатационных характеристик , дополнительно введены RSтриггер , два элемента временной задержки , две логические схемы И, две дифференцирующие цепочки и два Сепи силоба 814 аналоговых ключа, причем инверсный выход RS-триггера через второй элемент временной задержки соединен с первым входом первой схемы И, а пр мой выход соединен с управл ющими входами первого и второго аналоговых ключей, входом суммирующего усилител и через первый элемент временной задержки - с первым входом второй схелвл и, выход блока токовой защиты соединен с первым входом корректирующего усилител через первый аналоговый ключ, выход выпр мител и задатчик подключены к выводу второго аналогового ключа дл подсоединени первого входа вычитанлдего усилител , второй вход которого непосредственно соединен с задатчиком, вход первой схемы И через первую дифференцирующую цепочку соединен с первым промежуточным выходом блока импульсно-фазового управлени , второй промежуточный выход которого соединен через вторую дифференцирук цую цепочку с входом второй схемы И, выходы обеих логических схем И соединены соответственно с S- и R-входами RS-триггера. Источники информации, рин тые во внимание при экспертизе 1.Авторское свидетельство СССР 666214, кл. С 25 D 21/22, 1977. This goal is achieved by the fact that an alternating voltage-to-constant-voltage converter for powering electrodepositions contains a summing amplifier, the output of which is connected to the input of a thyristor controller through a current-phase control unit, a correction amplifier through one current protection unit a current transformer, its second input through a subtracting amplifier is connected to the setting device of the output Hart of the rectifier and the output of the rectifier, and the output - to the input of the summed-up amplifier, add RS-flip-flop, two time delay elements, two AND logic circuits, two differentiating chains and two analog switches, the inverse RS flip-flop is connected to the first input of the first AND circuit via the second time delay element, and the direct output is connected to the control panel. equaling inputs of the first and second analog switches, the input of the summing amplifier and, through the first element of the time delay, with the first input of the second circuit And, the output of the current protection unit is connected to the first input of the corrective usi. A first analog switch, a rectifier output and a setting device are connected to the output of a second analog switch for connecting the first input of a subtractor amplifier, the second input of which is directly connected to the setting device, the input of the first circuit I is connected to the first interim output of the pulse-phase unit through the first differentiating circuit control, the second intermediate output of which is connected through. the second differentiating chain with the input of the second circuit is And, and the outputs of both their logical circuits And are connected respectively with the S- and R-inputs of the RS-flip-flop. FIG. 1 shows the functional scheme of the device; in fig. 2 - time. Diagram of his work. The device contains a thyristor rectifier 1, a system 2 pulsed phase control (SIFU}, a device 3 current protection, a summing amplifier 4, a subtractive amplifier, a correction amplifier 6, the first 7, the second 8 analog keys, RS trigger 11, the first 10, the second 11 the time delay, the first circuit AND 12, the second circuit AND 13, the first 14 and the second 15 differentiating I chains, the setpoint 16 of the output voltage of the rectifier 1, and the load 17 The principle of the device is based on switching with the frequency 25 of the output signal of the summing amplifier 4, weekend the current protection device 3 as well as the feedback signal of the voltage of. The switching frequency is given by means of the RS flip-flop 9, which is triggered by the pulses Uj, Od, taken from the intermediate output of the SIFU. The devices are shown in Fig. 2, where and. - (mains voltage} Ujimpress control generated by SIFU 2; Uj, impulses arriving on the differentiating chain 14; signal at the direct output of the RS flip-flop; Ug is the signal at the output of the element 10 time delay; J-j signal at the output of the element 13 time delay; Ug: signal at the output of the thyristor rectifier 1. In order to clarify the operation of the device, we assume that the DIRECT trigger output is a logical zero. In addition, we will consider the time interval, preceding the trigger switching to one state. The zero state of the trigger corresponds to the closed output stage of summing amplifier 4, as a result, the SIFU generates control pulses Uj, with rectifier 1 with such phases that the rectifier is closed, therefore its output voltage is zero. The analog switch 7 is open, so the signal from the analog memory of switch 7, made on the capacitor, is input to the input of the correction amplifier 6. The state of the analog switch 8 in this case is such that the first input of the detracting amplifier is connected to the setting device 16. In addition, the state of the time delay elements is such that the output of the element 10 is a logical zero, therefore, the AND 13 circuit is closed, the output of the element 11 is logical unit., therefore, the scheme And 12 is open. At time t {fig. 2) the impulse arrives at the differentiating chain 14 and from the trailing edge of the impulse the trigger 9 is transferred to a single state. As a result, the output stage of the summing amplifier is opened and the analog switches 7 and 8 are switched. The pulses produced by SIFU are shifted so that the thyristor rectifier opens and a voltage appears at its output, the level of which corresponds to the specified value. In the time interval T from the moment of the trigger transition to the single state, the impulse a comes to the input of the differentiating: chain 15, but it does not pass through the AND 13 circuit, since it is closed in this interval by the logic zero signal taken from the output of the element 10. At the moment time t to the input of the differentiating chain 15 comes another pulse 4, the temporary position of which corresponds to the inclusion of the sixth group of the thyristor rectifier. By this time, the AND 13 circuit is opened by a signal of a logical unit taken from the output of element 10, therefore, the trigger returns from the trailing edge of this pulse to the zero state, which corresponds to the next switching off of the rectifier. In the time interval t / j from the flip-flop to the zero state, an impulse Uj appears on the second differentiating chain 14, but since the circuit 12 is closed by a logic zero signal taken from the output of the time delay element 11, the trigger state will remain. And only at the instant t, which corresponds to the next period of operation of the rectifier thyristors, the pulse corresponding to the back front of pulse U, will pass through the circuit 12 opened by this time, will transfer the trigger to one state. The analog switches introduced into the circuit ensure stable operation of the rectifier control circuit with the pulse modulation of the rectifier output voltage. Claims of an alternating voltage converter for supplying power to electroplating baths, the summation of an amplifier, the output of which is connected to the input of a thyristor rectifier through the pulsed-phase control unit, the correction amplifier, which one input is connected to a transformer through the POWER protection unit its second input through the subtracting amplifier is connected to the output voltage setting of the rectifier and the output of the rectifier, and the output is connected to the input of the summing amplifier, characterized by the fact that In order to increase efficiency and improve performance, the RS trigger, two time delay elements, two AND logic circuits, two differentiating chains and two Sepi of the force 814 analog switches were added, the inverse output of the RS flip-flop being connected to the first input of the first through And, and the direct output is connected to the control inputs of the first and second analog switches, the input of the summing amplifier and, through the first element of the time delay, to the first input of the second schelv and, the output of the block Current protection is connected to the first input of the correction amplifier via the first analog switch, the output of the rectifier and the setpoint switch are connected to the output of the second analog switch for connecting the first input of the subtractor to the amplifier, the second input of which is directly connected to the setting device, the input of the first circuit, And through the first differentiating chain is connected to the first intermediate output of the pulse-phase control unit, the second intermediate output of which is connected through a second differentiated chain to the input of the second circuit AND, the outputs of both logic circuits And are connected respectively to the S- and R-inputs of the RS-flip-flop. Sources of information, rintye taken into account in the examination 1. The author's certificate of the USSR 666214, cl. C 25 D 21/22, 1977.
2.Беспалов Г.Н. и др. Зейцита меаллов . Т. XV, 1979, 3, с. 37980 . 2.Bespalov G.N. and others. Zeycite metal. T. XV, 1979, 3, p. 37980.
3.Чиженко И.М. Справочник по реобразовательной технике. Киев, Техника, 1975, с. ЗЛ,- рис. 8Ла.3.Chizhenko I.M. Handbook of re-education technology. Kiev, Technique, 1975, p. ЗЛ, - rice. 8La.