SU951228A1 - Цифровой измеритель задержки - Google Patents

Description

t - очередное нуль-пересечение первого из процессов; t - последующее во времени ( за tn).нуль-пересечение второго из процессов. Можно показать, что алгоритм (1)  вл етс  оптимальным лишь в случае, если измер емый параметр-задержка не измен етс  на интервале наблюдени  (или же эти изменени  очень малы ) . В практике пеленговани  источников неизвестных сигналов указанно условие практически никогда не выполн етс  - обычно цель перемещает с  со значительной угловой скоростью по отношению к пеленгатору, что при водит к непосто нству задержки на измерительном интервале. Дл  исполь зовани  известного устройства прихоpiTCH значительно сокращать величину :измерительного интервала (чтобы из .менени  задержки не чувствовешись при измерении), чтонеизбежно ведет к ухудшению достижимой точности измерений. Цель изобретени  - повышение точности измерений взаимной задержки между сигналами (за счет увеличени  величины измерительного интервала ) . Поставленна  цель д ;остигаетс  тем, что в цифровой измеритель задержки , содержащий два формировател  нуль-пересечений, входы которых подключены ко входам триггера, подключенные к выходу триггера последовательно соединенные первый ключ, первый счетчик, второй ключ и второй элемент ИЛИ, ко второму входу первог ключа подключен первый выход синхронизатора , последовательно соединенные третий ключ, делитель,первый посто нный запоминающий блок и индикатор , управл ющий вход третьего ключа подключен ко BTOpiDMy выходу синхронизатора, накапливающий сумматор и второй посто нный запоминающий блок, введены последовательно соединенный сумматор, оперативный запоминающий блок, распределитель, квадратор , блок сравнени  и первый регистр , вход сумматора подключен к выходу второго посто нного запоминающего блока,управл ющие входы первого регистра и распределител  объединены и подключены к третьему выходу синхронизатора, выход первого регистра подключен ко второму входу блока сравнени ,, а также последовательно соединенные четвертый ключ, второй,,регистр и п тый ключ, выход которого подключен ко второму входу индикатора, управл ющие входы третьего и п того ключей объединены, также последовательно соединенные шестой ключ и третий регистр, выход которого соединен со входом третьего ключа, информационные входы шестого ключа объединены со входами квадратора и подключены к выходу распределител , а управл ющие входы четвертого и шестого ключей объединены и соединены со вторым .выходом блока сравнени , сигнальные входы четвертого ключа и адресные шины оперативного запоминающего блока объединены и подключены к Четвертому выходу синхронизатора, вторые выходы распределител  подключены ко вторым входам сумматораf а также последовательно соединенные второй счетчик, седьмой ключ, четвертый регистр и восьмой ключ, выход которого через второй элемент ИЛИ подключен ко входу накапливающего сумматора, вторые входы второго элемента ИЛИ через дев тый ключ подключены к соответствующим выходам четвертого регистра, управл ющие входа восьмого и дев того ключей подключены соответственно к п тому и -шестому выходам синхронизатора , установочный вход накапливающего сумматора объединен с управл ющими входами второго и седьмого ключей и синхронизатора и подключен к выходу первого формировател  нульпересечений , выход седьмого через первый элемент ИЛИ подключен к установочному входу первого счетчика , выходы накапливающего сумматора соединены с .адресными входами второго посто нного запоминающего блока, при этом вход второго счетчика соединен с первым, а установочный - с седьмым выходом синхронизатора . На чертеже показана блок-схема устройства задержки. Цифровой измеритель задержки содержит формирователь 1 нуль-перёсег чений, триггер 2, первый ключ 3, второй счетчик 4, седьмой ключ 5, первый элемент б ИЛИ, синхронизатор 7, четвертый регистр 8, восьмой 9 и дев тый 10 ключи, второй элемент 11 ИЛИ, первый счетчик 12, второй ключ 13, накапливающий сумматор 14, второй посто нный запоминающий блок 15 (ПЗБ), сумматор 16, оперативный запоминающий блок 17 (ОЗБ), распределитель 18, квадратор 19, четвертый ключ 20, шестой ключ 21, второй регистр 22, третий регистр 3, блок 24 сравнени , первый регистр 25, третий ключ 26, п тый ключ 27, делитель 28, первый посто нный запоминающий , индик:атор 30 и второй формирователь 31 нуль-пересечений. Узкополосные сигналы, взаимную задержку между которыми необходимо измерить,подаютс  на входы 32 и 33 формирователей 1 и 31 нуль-пересечений; 34-40 выходы синхронизатора 7. Цифровой измеритель задержки работает следующим образом.

Сигналы, взаимную задержку между которыми необходимо измерить, подаютс  на входы 32 и 33 формирователей 1 и 31 нуль-пересечений. Импульсы, соответствующие передним кронтам пр моугольных напр жений, сформированных из входных сигналов, опрокидывают триггер 2. На выходе триггера 2 формируютс  импульсы положительной пол рности, длительность которых равна временному рассто нию между соседними (последующими) нуль-пересечени ми . двух узкополосных сигналов Эти импульсы, поступа  на вход первого ключа -3, разрешают прохождение импульсов высокочастотного заполнени  с первого выхода синхронизатора 7 в первый счетчик 12. Таким образом происходит измерение длительности (положительного) -импульса на выходе триггера 2 - временного рассто ни  (tf, -tp) между очередной парой нуль-пересечений двух узкополрсных сигналов. В момент начала измерени  сигналом с выхода 40 синхронизатора 7 устанавливаетс  в нуль содержимое второго счетчика 4. Далее этот счетчик 4 начинает заполн тьс  импульсаМи высокочастотного заполнени  с выхода 34 синхронизатора 7- В моменты времени формировани  импульсов нульпересечений одним из формирователей 1 или 32 нуль-пересечений производитс  .считывание числа, накопленного в счетчике 4, через седьмой ключ 5 в четвертый регистр В, Таким образом производитс  измерение времени от , момента начала измерени  до момента формировани  очередного из нуль-пересечени  (одного из информационных узкополосных сигналов) t. В момент формировани  импульса нуль-пересечени  на выходе 32 формировател  (в этот момент заканчиваетс , очевидно, положительный импульс на выходе триггера) устанавливаетс  в нулевое состо ние содержимое накапливающего сумматора 14, после чего (с аппара .турной задержкой) в сумматор 14 через ключ 13 и элемент ИЛИ 11 переписываетс  число с выхода счетчика 12. Указанное число (многоразр дный двоичный код) воздействует на адресные шины второго ПЗБ 15. Два числа с выхода ПЗБ 15 суммируютс  сумматором 16 с содержимым первой (очередной) строки оперативного запоминающего блока 17 - также двум  числами, которые представл ют собой соответственно действительную и мнимую часть комплексного числа. Результат сложени  записываетс  в ту же самую строку ОЗБ 17 откуда вз та (через распределитель 18) упом нута  пара чисел. Далее под воздействием управл ющего импульса с выхода 38 синхронизатора 7 открываетс  ключ 9, и к содерхсимому накапливающего сумматора 14 добавл етс  число , хран щеес  в регистре 8, умноженное на константу 2 (что достигаетс  соответствующей распайкой выходных шин ключа 9 ко входным шинам элемента ИЛИ 11 - со сдвигом на п разр дов). Результат суммировани  оп ть воздействует на адресные шины второго ПЗБ 15, и очередна  пара чисел суммируетс  сумматором 16 с содержимьдм очередной строки ОЗВ 17. Результат сложени  оп ть записываетс  в ту строку ОЗБ 17, откуда вз та пара чисел. После этоo го синхронизатор 7 формирует на выходе серию М-2 импульсов, которые от срывают ключ 10 (М - число отсчетов выходного эффекта). При каждом открывании ключа содержимое сумматора

5 14 возрастает на величину числа,хран щегос  в регистре 8. Аналогично описанному происходит обновление содержимого М-1 очередных строк ОЗБ 17. На этом отработка информации,

0 содержащейс  в очередных данных временном рассто нии (t - t), между нуль-пересечени ми двух сигналов (хранитс  в счетчике 12) и недь-пересечением 1„ первого из сигналов (хранитс  в регистре 8) закан5 чиваетс . С приходом очередного импульса нуль-пересечени  с выхода второго формировател  31 нуль-пересечений триггер опрокидываетс , в результате чего открываетс  ключ 3.

0 Производитс  заполнение счетчика 12 импульсами высокочастотного заполнени  до тех пор, пока триггер не опрокидываетс  импульсом с выхода первого формировател  1 нуль-пересече5 ний, таким путем производитс  измерение временного интервала между очередной парой нуль-пересечений двух информационных узкополосных сигналов . Снова (путем открывани  клю0 ча 5) производитс  регистраци  мо мента формировани  очередного нульпересечени . После этого повтор етс  процедура обработки информации, соI держащейс  в очередной паре Ч1аселданных . Процесс обработки пар данных

5

продолжаетс  до конца измерительного интервала. В момент времени t Т на управл ющий вход распределител  18 подаетс  управл ющий си-: гнал с выхода 36 синхронизатора 7,

O в результате чего выход ОЗБ 17 подключаетс  к объединенным входам квад ратора 19 и ключа 21.- Этим же импуль;сом с выхода синхронизатора обнул етс  регистр 25. Начинаетс  этап

5 обработки статистик, накопленных в ОЗВ 17 в течение измерительного интервала. Синхрбнизатор 7 подает на адресные шины ОЗБ 17 и ключа 20 код, соответствующий чтению первой

0 строки. Два числа с выхода ОЗБ 18 с помощью квадратора 19 возвод тс  в квадрат и складываютс  - формируетс  квадрат модул  комплексного числа. Этот квадрат модул  с помощью блока

5 24 сравнени  сравниваетс  с числом.

хран щимс  в регистре 25. Если новое число больше, вырабатываетс  управл ющий сигнал дл  ключей 20 и 21, в результате чего в регистры 22 и 23 переписываютс  соответственно номер строки ОЗБ 17, в котором хранилось новое число, и самсз комплексное число (действительна  и мнима  часть). В регистр 25 переписываетс  через блок 24 сравнение новое, большее из двух сравниваемых число. Путем возведени  в квадрат и порчередного сравнени  всех чисел, хран щихс  в М строках ОЗБ 17, выбигЗаетс  та пара чисел, котора  обеспечивает наибольший квадрат модул  (соответствует наибольшему подавлению мешающего параметра), и записываетс  в регистр 23. В регистре 22 при этом оказываетс  записанным номер строки ОЗБ 17, в котором хранитс  упом нута  пара чисел. После обработки информации всех строк ОЗБ 17 под воздействием управл ющего сигнала с выхода 35 синхронизатора 7 открываютс  ключи 26 и 27. Число, соответствующее номеру кнала цифровой обработки, в котором обеспечено наилучшее подавление мешающего параметра, через ключ 27 выводитс  на индикатор. Числа с выхода регистра 23 (соответственно действительна  и мнима  составл ющие наибольшего отсчета выходного эффекта) поступают на соответствующие входы делител  28. По результату делени  из первого ПЗБ 29 выбираетс  числовременна  задержка между информационными сигналами (измеренна  в соответствующих единицах). Этот результат измерени  также поступает на индикатор 30. Обнуление ОЗБ 17 производитс  в процессе обработки статистик (строк данных) с помощью совокупности блоков 19-30, поскольку на входные ШИВЫ сумматора 16 поступают .числа, равные нулю.

Данное устройство также реализует Е цифровом виде алгоритм измерени  взаимной задержки между узкополосными сигналами неизвестной формы по (1) . Благодар  тому, что в данном устройстве осуществл етс  совместное оптимальное измерение задержки и скорости ее изменени ,здесь

;удаетс  существенно увеличить врем  накоплени  (обработки) сигнала, а значит повысить к точность измерени  задержки по сравнению d известным

устройством.

Claims (2)

1.Смирнов П.Т. Цифровые фазомет ры. Л., энерги , 1974, с.33.

2.Авторское свидетельство СССР по за вке № 2766257/18-21,

кл.С 04 F 10/04, 15.12.79.