SU943963A2 - Устройство дл сравнени двух электрических сигналов по фазе - Google Patents

Description

(54) УСТРОЙСТВО дл  СРАВНЕНИЯ ДВУХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ ПО ФАЗЕ

1

Изобретение относитс  к распределению электрической энергии, а именно к автоматизации энергосистем, и может быть использовано дл  сравнени  двух электрических сигналов по фазе, например, в схемах релейной защиты.

По основному авт.св. №б586 5 известно устройство дл  сравнени  двух электрических сигналов по фазе, содержащее блок совпадени , выполненное в виде двух последовательно средйненных транзисторов, включенных между положительным полюсом источника посто нного напр жени  и эмиттерами других двух транзисторов, причем между базами и эмиттерами последних подключены источники опорных противоположных по фазе напр жений, а их коллекторы через резисторы подключены к отрицательному полюсу источника посто нного напр жени  СО.

Известное устройство характеризуетс  недостаточным быстродействием.

Цель изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что устройство дл  сравнени  двух электрических сигналов по фазе дополнительно снабжено двум  инверторами и вторым блоком совпадени , подключенным параллельно первому блоку совпадени , а входы соединены с источниками сравниваемых сигналов через инверторы.

На фиг. 1 изображена принципиальна  электрическа  схема устройства, на фиг. 2 - временные диаграммы его работы, где 11, сравниваемые сигналы; Ц. сигнала, противоположные по фазе соответствующим сравниваемым сигналам; IJ, UQ опорные противоположные по фазе напр жени ; Цщ, . напр жени  на выходе устройства.

Устройство содержит два параллельно соединенные блоки 1 и 2 совпадени . Блок 1 совпадени  выполнен из двух последовательно соединенных транзисторов 3 и 4, а блок 2 совпадени  - из двух последовательно соединенных транзисторов 5 и 6. Эмиттеры транзисторов 4 и 5 подключены к зажиму 7 положительного потенциала источника посто нного напр жени  Коллекторы транзисторов 3 и 5 подсоединены к эмиттерам транзисторов 8 и 9. Коллектор транзистора 8 через резистор 10 подключен к зажиму 11 отрицательного потенциала источника посто нного напр жени , а коллектор транзистора9 к зажиму 11 подключен через резистор 12. К базе и эмиттеру транзистора Л подсоедине ны зажимы 13 и 14 источника сравниваемого сигнала и соответственно к базе и эмиттеру транзистора 3 подключены зажимы 15 и 16 источника сравниваемого сигнала Uc2.. К базе и эмиттеру транзистора 5 источник сра нива емого сигнала Ifcg подключён через Инвертор 17, а к базе и эмиттеру транзистора 6 источник сравнивае мого сигнала Uc. подключен через ин вертор 18. К базам и эмиттерам тран зисторов 9 и 8 соответственно подсоединены зажимы 19 и 20 источника опорного напр жени  и зажимы 21 и 22-источника опорного напр жени  ,. Напр жени  U и и п отивоположны по фазе, синхронны с сравнива мым сигналом DC, а их частота в дв раза больше частоты сравниваемых сигналов. В случае рассогласовани  опережени ) сигналов Ц, U-fl по фазе на величину lOO + f устройство работа ет следующим образом. В промежуток времени при отрицательной полуволне (U,0, + на зажиме 13) транзистор i закрыт , и на выходе блока 1 совпадени  сигнал отсутствует. В этом же полупериоде срабниваемого сигнала 1. в промежуток времени c-i и поэтому транзисторы 5 и 6 открыты. При этом на выходе блока 2 совпадени  по вл етс  импульс. В упом нутый промежуток времени опорное напр жение Uj, О (+ на зажиме 22), транзистор 8 открыт (соответственно опорное напр жение UQ.O; /+ на зажиме 19) и транзис тор 9 закрыт. На выходе устройства по вл етс  импульс выходного напр жени  UH, продолжительность которог соответствует промежутку времени , т.е. фазовому сдвигу fПри положительной полуволне сравниваемого сигнала Uc-f в промежуток времени UQ О (+ на зажиме 1) и UG2.70 (+ на зажиме 16), поэтому транзисторы 3 и 4 открыты. При этом на выходе схемы 1 совпадени  по вл етс  импульс, а на выходе схемы 2 совпадени  импульс отсутствует , так как на транзистор 5 в промежуток времени tg-t подаетс  и он закрыт. В .промежуток времени (орное напр жение U-,, О ( + на зажиме 22) и транзистор 8 открыт (соответственно опорное напр жение Uj-,4 О и транзистор 9 закрыт). На выходе устройства оп ть по вл етс  импульс выходного напр жени  Uj, продолжительность которого соответствует промежутку Времени , т.е. фазовому сдвигу f . Далее процесс повтор етс . В случае рассогласовани  (отставани ) сигналов Uc-f, . фазе на величину 180° -f (на чертеже показано пунктиром) устройство работает аналогичным образом. При первом отрицательном полупериоде сравниваемого сигнала U в промежуток времени gоткрыты транзисторы 5 и 6. При этом опорное напр жение (+ на зажиме 20) и транзистор 9 открыт (соответственно Uoa,0, транзистор 8 закрыт). На выходе устройства по вл етс  импульс выходного напр жени  Ц., продолжительность которого соответствует промежутку времени me /-Ч/ При следующей положительной полуволне сигнала Uci в промежуток времени Ц-t транзисторы 3 и А открыты. При этом опорное напр жение U) (соответственно Ujj, 0) и на выходе устройства по вл етс  импульс выходногй напр жени  продолжительность которого соответствует . Далее процесс повтор етс . Устройство работает описанным образом, если диапазон рассогласовани  сравниваемых сигналов не превышает ±90(Р 90), что в практических случа х не ограничивает применени  устройства. Таким образом, в зависимости от знака рассогласовани  фаз сравниваемых электрических сигналов каждый полупериод сравниваемого сигнала по вл ютс  импульсы, длительност которых пропорциональна сдвигу фаз.

Изобретение позвол ет повысить быстродействие устройства в два как частота повторени  выходных импульсов увеличиваетс  в два раза, что расшир ет область применени  устройства,

Claims (1)

1. Авторское свидетельство СССР ГГ65861 5, кл. Н 02 Н 3/26, 1977.