(54) УСТРОЙСТВО ИЗМЕРЕНИЯ ОТНОШЕНИЯ СИГНАЛ/ПОМЕХА
Изобретение относитс к электросв зи и может использоватьс дл конт рол качества телеграфных каналов. Известно устройство измерени отношени , сигнал/помеха, содержащее бло приема, подключенный к входам двух каналов .измерени , каждый из которых состоит из последовательно соединенных , разделительного фильтра, блока нормировани , блока взвешивани и амплитудного детектора, последовательно соединенных блока задержки, первого стробирующего детектора и измерител отношени сигнал/помеха, другой вход которого через второй стробирующий детектор соединен с выходом блока задержки , при этом выход разделительного фильтра подключен к выходу блока задержкиi а выход первого стробирующего детектора подключен к другому входу блока взвешивани ГП. Однако известное устройство имеет недостаточную точность изменени отношени сигнал/помеха и не обеспечива ет возможности измерени этого отношени при раздельном приеме сигналов частот манипул ции. Цель изобретени - повышение точности измерени отношени сигнал/помеха при раздельном приеме сигналов. Поставленна цель достигаетс тем, что в устройство измерени отношени си гнал/помеха, содержащее блок приема , подключенный к входам двух каналов измерени каждый из. которых состоит из последовательно соединенных разделительного фильтра, блока нормировани , блока взвешивани и амплитудного детектора, последовательно соединенных блока задержки, первого стробирующего детектора и измерител отношени сигнал/помеха, другой вход которого через второй стробирующий детектор соединен с выходом блока задержки , при этом выход разделительного фильтра подключен к входу блока задержки, а выход первого стробирующего детектора подключен к другому входу блока взвешивани , введены сумматор, решающий блок, элемент задержки , два элемента ИЛИ и инвертор причем выходы амплитудных детекторов обоих каналов измерени чфрез последовательно соединенные сумматор, решающих блок, элемент задержки, первый элемент ИЛИ и инвертор, подключе ны к другим входам стробирующих детекторов , другие выходы решающего блока подключены к входу второго и другому входу первого элемента ИЛИ, другой выход элемента задержки подключен к другому входу второго эле мента ИЛИ, выход которого подключен к другим входам вторых стробируйзщих детекторов. На чертеже дана структурна элект ричесча схема предлагаемого устрой - „ Устройство измерени отношени си нал/помеха содержит блок 1 приема, д канала измерени , каждый из которых состоит из разделительного фильтра 2 блока 3 нормировани , блока k взвешивани , амплитудного детектора 5, блока 6 задержки, первого стробирующего детектора 7 измерител 8 отношени сигнал/помеха, второго стробирующего детектора 9 сумматор 10, ре шающий блок 11, элемент 12 задержки, два элемента ИЛИ 13 и 1, инвертор 1 Устройство работает следующим образом ,, С выхода блока 1 приема сигйал на промежуточной частоте поступает на входы разделительных фильтров 2. В зависимости от знака передаваемой посылки на выходе одного из разделительных фильтров 2 всегда присутству ет сигнал плюс помеха, а на выходе другого - помеха, при смене знака посылки ситуаци мен етс . Поскольку решение о знаке переданной посылки в решающем блоке Напринимаетс по сумме (-сигнал плюс помеха, то практический интерес представл ет измере ние отношени этой суммы к уровню помехи. -С выхода разделительного фильтра Z сигнал с помехой поступает на блок 3 нормировани , нормируетс по амплитуде, взвешиваетс по уровню помехи в блоке t взвешивани , коэффициент передачи которого обратно пропорционален измеренному уровню помех, детектируетс амплитудным детектором 5 и подаетс на общий дл всех каналов румматор 10. Нормирование и взвешивание сигналов и помех. попадающих в полосы пропускани разделительных фильтров 2, позвол ют поеысить помехоустойчивость приемами стественно, достоверность стробирующих импульсов, по которым осуществл ют измерение уровней сигнала и по- мехи. Просуммированные сигналы ветвей подают на вход решающего блока 11, в котором осуществл ют их симметрирование и регенерацию и подают на элемент 12 задержки и на выход устройства . В решающем блоке 11 и элементе 12 задержки отсимметрированные и регенерированные бипол рные импульсы раздел ют на унипол рные импульсы отжати и нажати и подают их на соответствующие входы элемента ИЛИ 13 отжати и элемента ИЛИ 1 нажати . Врем задержки элемента 12 выбираетс в зависимости от параметров разделительного фильтра 2 таким, чтобы обеспечивалось стробирование помехи в моменты, когда уровень остаточного сигнала в паузах между его посылками минимален. Максимально возможное врем задержки элемента 12 может быть не более длительности одной элементарной посылки . Сигналы с помехой с выхода разделительных фильтров 2 подают одновременно и на вход блоков 6 задержки, врем задержки которых выбирают из услови компенсации задержки, обусловленной трактом, состо щим из блока 4 взвешивани , амплитудного детектора 5 сумматора 10, решающего блока И. С выхода блоков 6 задержки сигнал с помехой ма промежуточной частоте подают одновременно на вход стробирующих детекторов 7 помехи и стробирующих детекторов 9 сигнала. Выходные сигналы этих стробирующих детекторов 7 и 9 подают на соответствующие входы измерител 8 и по измеренным уровн м определ ют отношение сигнал/помеха. На управл щие входы стробирующего детектора 9 в канале нажати и детектора 7 помехи в канале отжати импульсы стробировани подают с выхода элемента ИЛИ 13 через инвертор 15, а на управл ющие входы стробирующего детектора 9 сигнала канала отжати и стробирующего детектора 7 помехи в канале нажати импульсы стробировани подают с выхода элемента ИЛИ I 4 непосредст венно.