SU924914A2 - Устройство дл автоматической компенсации неравномерности фона видеосигнала - Google Patents

Устройство дл автоматической компенсации неравномерности фона видеосигнала Download PDF

Info

Publication number
SU924914A2
SU924914A2 SU802942811A SU2942811A SU924914A2 SU 924914 A2 SU924914 A2 SU 924914A2 SU 802942811 A SU802942811 A SU 802942811A SU 2942811 A SU2942811 A SU 2942811A SU 924914 A2 SU924914 A2 SU 924914A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
register
video signal
block
Prior art date
Application number
SU802942811A
Other languages
English (en)
Inventor
Михаил Павлович Байдаков
Борис Николаевич Бычков
Игорь Яковлевич Зыков
Николай Николаевич Кузнецов
Борис Семенович Тимофеев
Сергей Павлович Уханов
Original Assignee
Ленинградский Институт Авиационного Приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Институт Авиационного Приборостроения filed Critical Ленинградский Институт Авиационного Приборостроения
Priority to SU802942811A priority Critical patent/SU924914A2/ru
Application granted granted Critical
Publication of SU924914A2 publication Critical patent/SU924914A2/ru

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ КОМПЕНСАЦИИ НЕРАВНОМЕРНОСТИ ФОНА ВИДЕОСИГНАЛА
1
Изобретение относитс  к. устройствам компенсации неравномерности фона видеосигнала и может быть использовано в телевидении , радиолокации, дефектоскопии, и в измерительной технике.
По основному авт. св. № 794771 известно устройство,содержащее поспедоватепьно соединенные синхронизатор, Первый блок пам ти, интерпол тор, блок введени  корректирующего сигнала, первйй блок сравне.-га , реверсивный счетчик, второй блок сравнени , второй блок пам ти , первый сумматор, третий блок сравнени , генератор приращени  корректирук шего сигнала и второй сумматор, выход которого подключен ко второму входу перпервого блока пам ти, ко второму входу синхронизатора подключен датчик видеосигнала , эыход которого соединен со вторым входом блока введени  корректирук шего сигнала, а второй вход первого блока сравнени  соединен с выходом формировател  опорного напр жени , ко второму входу второго блока сравнени  подкшочен формирователь пороговых уровней, второй выход которого соединен со вторым входом третьего блока сравнени , причем второй выход третьего блока сравнени  соединен со вторым входом второго блока пам ти, третий вход которого подключен к выходу первого сумматора второй вход которого соединен со вторым выходом второго.блока сравнени , кроме того, четвертый вход второго блока пам ти подключен к первому выходу синхронизатора , третий выход которого соединен со счетным входом реверсивного счетчика, установочный вход которого подключен к четвертому выходу синхронизатора , второй выход первого блока пам ти соединен со вторым входом второго сумматора. Данное устройство позвол ет с высокой точностью автом атически компенсировать неравномерность фона иидеосигнапа от различных датчиков.
Недостатком известного устройства $гал етс  невозможность автоматического контрол  исходной неравномерности 392 фона видеосигнала до её компенсации. На практаке же часто необходимо обеспечить автоматический контроль качества работы датчиков видеосигнала, например , при их отбраковке путем измерени  искажений, вносимых датчиками при преобразовании ими информации в видеосигнал . Одним из видов таких искажений  вл етс  неравномерность фона видеосигнала , котора  в насто щее врем  измер етс  осциллографическим способом. Цель изобретени  - обеспечение автоматической регистрации характеристик не равномерности фона видеосигнала. Поставленна  цель достигаетс  тем, что в устройство дл  автоматической ком пенсации неравномерности фона видеосигнала введены четвертый, п тый и шестой блоки сравнени , регистр минимального отсчета и регистр максимального отсчета, входы которых подключены ко второму выходу первого блока пам ти, последовательно соединенные первый элемент И, регистр адреса минимального отсчета и блок регистрации, послецовательно соединенные второй элемент И и регистр адрюса максимального отсчета, выход которого подкшочен ко второму входу блока регистрации, третий сумматор , первый вход которого соединен с вы выходом регистра минимального отсчета второй вход - с выходом регистра максимального отсчета, а выход - с третьим входом блока регистрации, последователь но соединенные триггер и блок видеокрнт рольного устройства, вход синхронизации которого подключен к первым входам син хронизации регистров минима.льного и ма симального отсчетов, ко входу синхронизации блока регистрации и ко второму выходу синхронизатора, последовательно соединенные регистр и четвертый сумматор , а также формирователь шкалы, вы ход которого подключен ко второму входу четвертого сумматора, выход которого соединен со вторым входом шестого блока сравнени  и со входом регистра, вход синхронизации которого подключен к п тому выходу синхронизатора, четвер- тый выход которого соединен с первыми входами первого и второго элементов И и с установочными входами регистра и триггера, выход первого элемента И под ключен ко второму входу синхронизации регистра минимального отсчета, выход которого соединен со вторым входом чет вертого блока сравнени , выход которого подключен ко второму входу первого эле мента И, выход второго элемента И сое инен со вторым входом синхронизашти егистра максимального отсчета, выход которого подключен ко второму входу п того блока сравнени , выход которого соеинен со вторым входом второго элемена И, выход шестого блока сравнени  одключен ко входу триггера, кроме того, ервый выход синхронизатора соединен с нформационными входами регистров адреса минимального и максимального отсчетов . На чертеже представлена структурна  блок-схема предлагаемого устройства. Устройство содержит синхронизатор 1, первый блок 2 пам ти, интерпол тор 3, блок 4 введени  корректирующего сигнала , первый блок 5 сравнени , реверсивный счетчик 6, второй блок 7 сравнени , второй блок 8 пам ти, пёрвь,1Й сумматор 9, третий блок 10 сравнени , генератор 11 приращени  корректирующего сигнала , второй сумматор 12, датчик 13 видеосигнала , формирователь 14 пороговых уровней, формирователь 15 опорного на- пр жени , четвертый блок 16 сравнени , п тый блок 17 сравнени , шестой блок 18 сравнени , регистр 19 минимального отсчета, регистр 20 максимального отсчета, первый элемент И 21, регистр 22адреса минимального отсчета, блок 23регистрации, второй элемент И 24, регистр 25 адреса максимального отсчета , третий сумматор 26, триггер 27, блок 28 видеоконтрольного устройства, регистр 29, четвертый сумматор 30 и формирователь 31 шкалы. Предлагаемое устройство работает следуюш.им образом. Видеосигнал с выхода датчика 13 видеосигнала , развертывающего равномерно освещенный белый фон, подаетс  на один вход блока 4 введени  корректирующего сигнала. Дл  компенсации неравномерности фона видеосигнала на другой вход блока 4 введени  корректирующего сигнала поступает с интерпол тора 3 корректирующий сигнал, который вычитает- с  из видеосигнала дл  того, чтобы скорректированный видеосигнал на выходе блока 4 введени  корректирующего сигнала имел посто нную амплитуду, равную уровню белого фона в видеосигнале. Скорректированный видеосигнал подаетс  на один вход первого блока 5 сравнени , на другой вход которого с выхода формировател  15 опорного напр жени  поступает посто нное опорное напр жение,, уровень которого равен амплитуде видеосигнала от белого фона. Первый блок 5 сравнени   формирует бинарно-квантованный сиг нал. Если амппитуда скорректированнотхэ видеосигнапа превьппает уровень опор ного напр жени , то на выходе первого блока 5 сравнени  формируетс  уровень логического нул , в противном случае формируетс  уровень логической единицы Значение бинарно-квантованного сигнала определ ет рес льтат компенсации неравномерности фона видеосигнала, а пледовательно, и направление изменени  корректирующего сигнала в любой точке развертываемой области Корректирующий сигнал формируетс  только в опорных точках развертываемой области и хранитс  в цифрювом коде в  чейках первого блока 2 пам ти, число которых рав но числу опорных точек. Дл  более точной оценки качества компенсации неравномерности фона в каждой опорной точке производитс  пространственно-временна  обработка результатов компенсации (б нарно-квантованного сигнала) в пределах каждого из элементарных участков, на которые разбиваетс  развертываема  область и в центре которых наход тс  опор ные точки. Эта обработка производитс  до тех пор, пока не будет с заданной достоверностью определено направление очередного шага изменени  корректирующего сигнала дл  данной опорной точки. Дл  этого бинарно-квантованный сигнал поступает на управл ющий вход реверсивного счетчика 6, а на его счетш 1й вход с выхода синхронизатора 1 подаютс  тактовые импульсы, частота которых определ ет количество выборок, бинарно-квантованного сигнала в пределах элементарного участка вдоль строчного напр жени  развертки.. В начале каждого элементарного участ ки вдоль строчного направлени  развертки на установочный вход реверсивного счетчика 6 поступают с выхода синхронизатора 1 импульсы начатьной установки , устананавливаюшие на выходе реверсивного счетчика 6 начальный средний код. Реверсивный счетчик 6 после началь ной установки суммирует или вычитает тактовые импупьсы в течение дтттельноста элементарного участка вдоль строки в зависимости от значени  бинарно-квантованного сигнала в моменты прихода тактовых импульсов. Второй блок 7 сравнени  в конце каждого элементарного участ ка в строчном направлении производит сравнение результата накоплеьш  выборок бинарно-квантованного сигнала, выраженного в цифровом коде, снижаемого с ре- версивного счетчика 6, с двум  порогами, выраженными в цифровых кодах-и поступающими с первого выхода формировател  14 пороговых уровней. При превьпиении одного из порогов с первого выхода второго блока 7 сравнени  форкшруетс  число +1 в пр мом двоичном коде, либо число -1 в дополнительном двоичном коде в зависимости от тог-о, какой из двух порогов превышен, и, следовательно, примен етс  реиэние, что скорректированный сигнал выше опорного уровн  или ниже его дл  данной строки данного элементарного участка. Число +1 или -1 поступает на один вход первого сумматора 9, на другюй вход которого с выхода второго блока 8 пам ти с  чейки, соответствующей данному элементарному участку, подаетс  в пр мом двоичном коде число, отражающее результат накоплени  решений , прин тых при анализе предыдущих строк данного элементарного участка. Результат суммировани  с выхода первого сумматора 9 поступает на информационный вход второго блока 8 пам ти и запи (заваетс  импульсом превышени  порога в ту  чейку второго 8 пам ти, в которой формируетс  ре льтат накоплени  решений в направлении кадровой развертки дл  данного элементарного участка . При этом смена  чеек первого блока 2 пам ти и второго блока 8 пам5гги осуществл етс  синхронно с разверткой путем подачи уПравл юш 1х сигналов с выхода синхронизатора 1 на адресные входы блоков 2 и 8 пам ти. Кроме того, с выхода первого сумматора 9 результат накоплени  в кадровом направлении решений о значении скорректированного сигнала по строкам дл  данного элементарного участка, поступает на вход третьего блока 1О сравнени , где сравниваетс  с двум  порогами, выраженными в цифровых кодах и подаваемыми со второго выхода формировател  14 пороговых уровней. При превышении одного иг. порогов с первого выхода третьего блока 1О сравнени  поступает на вход генератора 11 приращений корректирующего сигнала импульс превышени  порога. При этом генератор 11 приращени  корректирующего сигнапа формирует число +1 в пр мом двоичном коде либо чиспо -1 в дополнительном двоичном кое в зависимости от того, какой из двух орогов превышен. Таким образом, приимаетс  решение об изменении корректирующего сигнала на шаг в соответствущую дл  данной опорной точки сторону. 792 На втором выходе третьего блока 10 сравнени  формируетс  начальный средний код, который подаетс  на информационный вход второго блока 8 пам ти и записываетс  в  чейку naMHTHj соответствующую тому элементарному участку, дл  которого произошло превышение порога . При этом подготавливаетс  данна   чейка второго блока 8 пам ти дл  анализа скорректированного сигнала в кадровом направлении в пределах данного эдементарного участка с применением измененного на шаг корректирующего сигнала . Число +1 или -1 с выхода генератора 11Приращени  корректирующего сиг нала поступает на первый вход второго сумматора 12, на второй вход которого подаетс  с соответствующей  чейки первого блока 2 пам ти в цифровом коде ко ректирующий сигнал дл  данной опорной точки. Измененный на единицу корректирующий сигнал с выхода второго сумматора 12 записываетс  в данную  чейку первого блока 2 пам ти. Как ранее указывалось, корректирующий сигнал формируетс , лишь в опорных точках развертываемой области и хранитс  в цифровом коде в  чейках первого блока пам ти. Дл  воспроизведевш  корректирующего сигнала в промежуточных точках используетс  интерпол тор 3. Дл  этого с первого блока 2 пам ти счи тываютс  корректирующие сигналы одновременно дл  четырех опорных точек, внутри которых расположен развертыва ющий луч. Считываемые такими группами - корректирующие сигналы подаютс  на вхо интерпол тора 3. Интерпол тор 3 форми- рует объединенный аналоговый корректи- рующий сигнал дл  каждой точки развертываемой области, который представл ет собой взвещенную сумму корректирующих сигналов от четырех соседних опорных точек с весами, пропорциональными рассто ни м от данной точки до этих опорных точек. Объединенный корректирующи сигнал поступает на вход блока 4 введе ни  корректирующего сигнала, где вычитаетс  из видеосигнала. Подобным образом предлагаемое устройство , как и известное производит фор мирование (калибровку) корректир ующег сигнала по видеосигналу от равномерно освещенного белого фона. Отсчеты сформированного корректирующего сигнала дл  опорных точек запоминаютс  и хран тс  в двоичном коде в  чейках первог блока 2 пам ти. Эти отсчеты исполбзую с  в дальнейшем при формировании объединенного корректирующего сигнала дл  автоматической компенсации неравномерности фона видеосигнала при передаче датчиком 13 видеосигнала видеоинформации до момента следующей калибровки корректирующего сигнала. В предлагаемом устройстве, кроме то го, предлагаетс  использовать запомнен - кые отсчеты корректирующего сигнала дл  визуального контрол  исходной неравномерности фона видеосигнала датчика 3, Дл  этого отсчеты корректирующего сигнала, считываемые на втором выходе первого блока 2 пам ти в реальноммасштабе времени, поступают на первые входы регистров 19 и 20 минимального и максимального отсчетов, а также четвертого и п того блоков 16 и 17 сравнени . В регистрах 19 и 2О минимального и максимального отсчетов записываетс  в двоичном коде отсчёт корректирующего сигнала дл  первой (начальной) опорной точки с приходом импульса записи , поступающим в начале кадровой развертки со второго выхода синхронизатора 1 на первые входы синхронизации регистров 19 и 2О минимального и максимального отсчетов. Этот отсчет подаетс  с выходов регистров 19 и 2О, минимального и максимального отсчетов на вторые входы четвертого и п того блоков 16, 17 сравнени  соответственно . Четвертый и п тый блоки 16, 17 сравнени  сравнивают отсчеты корректирующего сигнала дл  текущих опорных точек развертываемой области с отсчетом , корректирующего сигнала дл  начальной опорной точки. На выходе четвертого блока 16 сравнени  формируетс  разрещающий сигнал только в том случае, если отсчет корректирующего сигнала дл  текущей опорной точки не превышает отсчета корректирующего сигнала дл  начальной опорной точки. Разрешающий сигнал с выхода четвертого блока 16 сравнени  подаетс  на ВХОД первого элемента И 21, на другой вход которого с выхода синхронизатора i поступают импульсы начальной установки в начале каждого элементарного участ-i ка вдоль строчного направлени  развертки. При наличии разрешающего сигнала на выходе четвертого блока 16 сравнени  импульсы начальной установки поступают через первый элемент И 21 на второй вход синхронизации регистра 19 минимального отсчета и на вход регистра 22 адреса минимального отсчета. В результате в регистр 19 минимального от:счета записываетс  в двоичном коце бли жайший в направпенни развертки отсчет корректирующего сигнала, меньший oivсчета корректирующего сигнала дл  начальной опорной точки. При этом в регистр 22 адреса минимального отсчета записываетс  в двоичном коде адрес, соответствующий этому отсчету опорной точки в направлении строчной и кадровой разверток, так как на информационный вход этого регистра приход т коды адресов текущих опорных точек с выхода син хронизатора 1, В дальнейшем четвертый блок 16 сравнени  производит аналогичным образом сравнение отсчета корректирующего сигнала, записанного IB регист 19 минимального отсчета, с отсчетами корректирующего сигнала дл  следующих текущих опорных точек. Таким образом, по окончании кадро- вой развертки в регистр 19 минимального отсчета записываетс  минимальный ртсчет корректирующего сигнала дл  всей развертываемой области, а в ре -Гистр 22 адреса минимального отсчета адрес , соответствующий этому отсчетуопорной точки в направлении строчкой и кадровой разверток. Аналогичным образом работают вместе п тый блок 17 сравнени , регистр 20 максимального отсчета, второй элемент И 24 и регистр 25 адреса максимального отсчета. Отличие состоит в том, что на выходе п того блока 17 сравнени  фо мируетс  разрешающий сигнал только в случае, если отсчет корректирующего сиг нала дл  текущей опорной точки превыша ет отсчет корректирующего сигнала дл  начальной опорной точки. В результате по окончании кадровой развертки в регистр 20 максимального отсчета записываетс  максимальный отсчет. корректирующего сигнала дл  всей разверты ваемой области, а в регистр 25-адреса максимального отсчета - адрес, соответствующий этому отсчету опорной, точки. Минимальный urnin максимальный Вгпа отсчеты корректирующего сигнала поступа ют на входы третьего сумматора 26. На вы ход третьего сумматор 2 6 формируетс  раз ность ,-e);|yj, .котора  поступает на вход блока . 23 регистрации. В св зи с тем, что на этапе калибровки корректирующего сигнала (получение отсчетов корректирующего сигнала) производитс , по сути, аналого- цифровое преобразование с точностью до посто нной составл ющей сигнала неравномерности фона видеосигна ла в опорных точках развертываемой рбласти , то разность Bmoi-В („характеризует размах сигнала неравномерности фона по полю изображени . Так как динамический диапазон корректирующего сигнапа согласован (равен) динамическому диапазону видеосигнала, то величина .т где N - число уровней квантовани  корректирующего сигнала, характеризует величину неравномерности фона видеосигнала в процентах. Блок 23 регистрации нормирует разность, В n,, по коэффициенту и индицирует величину неравномерности фоне видеосигнала 1 на табло. того, значение может записыватьс  на любой другой носитель информации, используемый, например,дп  дат&нейшей машинной обработки. Помимо этого, на другие входы блока 23 регистрации поступают с выходов регистра 22 адреса минимального отсчета и регистра 25 адреса максимального отсчета коды адресов критических опорных точек, в которых достигаетс  соответственно минимальное и максимальное значени  сигнала неравномерности фона. В момент прихода импульса, записанного в начале кадровой развертки, с выхода синхронизатора 1 на вход синхронизации блока 23 регистрации этот блок преобразует двочиный код адресов критических опорных точек в дес тичный и индицирует на табло номера этих точек вдоль строчной и кадровой разверток. Кроме того, эти данные могут записыватьс  на любой другой носитель информации дл  машинной обработки, например дл  про-ведени  критического сечени  по полю изображени . Устройство -позвол ет также производить автоматическое воспроизведение распределени  неравномерности фона датчика 13 видеосигнала по полю изображени . Дл  этого импульсы начальной установки в начале каждого элементарного участка вдоль строчного направлени  развертки подаютс  на установочные входы регист- , ра 29 и триггеры 27. При этом в регистре 29 записы етс  начальный нулевой код. Этот код с выхода регистра 29 по- ступает на первый вход четвертого сумматора ЗО, на другой вход которого подаетс  с формировател  31 шкашз код дискретизации распределени , определ  юший (задающий) дискрет контролируемого распределени  неравномерности фона видеосигнала. Результат суммировани  с четвертого сумматора ЗО поступает на 11924 вход регистра 29, на вход синхронизации которого Г1одаютс  с п того выхода син- хронизатора 1 тактовые импульсы. Та1ШМ образом, четвертый сумматор 30 производит динамическое суммирование, в резупьтате которого на выходе четвертого сумматора 30 код измен етс  дискретно с частотой следовани  тактовых импупь - сов. Частота тактовых т мпульсов достаточна дл  того, чтобы за врем , равное длительности элементарного участка вдоль строчного направлени  разверти, код на выходе четвертого сумматора ЗО изменилс  в пределах всего динамического диапазона корректирующего сигнала. Дискрет-is

Claims (1)

  1. но нарастающий код с выхода четвертого сумматора 30 поступает на один вход шестого блока 18 сравнени  на другой вход которого подаютс  отсчеты корректирующего сигнала, считываемые со второго выхода первого блока 2 пам ти. В момент .превышени  нарастающим кодом отсчета корректирующего сигнала дл  . данной опорной точки на выходе щестого блока J 8 сравнени  формируетс  импульс опрокидывающий триггер 27 из начального состо ни ,в которое триггер 27 устанавливаетс  импульсами начальной установки . Таким образом, на выходе триггера 27 формируетс  на каждом элементарном участке вдоль строчного направлени  развертки импупьс, длительность которого пропорциональна отсчету корректирующего сигнала дл  опорной точки .данного элементарного участка. Эти импульсы с выхода триггера 27 подаютс  на вход блока 28 видеоконтрольного устройства, на котором формируетс  телевизионный растр путем подачи на вход синхронизации блока видеоконтрольного устройства синхроимпульсов со второго выхода синхронизатора 1. Тем самым на экране блока 28 видеоконтрольного устройства индицируетс  распределение неравномерHocTti фона видеосигнала по попю изображени  в виде линий равных значений неравномерности фона, имеющих одинаковую щирину, пропорциональную неравномерности фона. Предлагаемое устройство нар ду с автоматической компенсацией неравномер ности фона видеосигнала обеспечивает ав томатическую регистрацию неравномернос ти фона видеосигнала путем автоматического измерени  величины неравномернос ти фона видеосигнала и фиксации координат критических точек, в которых достигаетс  максимальный размах сигнала нетый и шестой блоки сравнени , регистр минимального отсчета и регистр макси-, мального отсчета, входы которых подключены к второму выходу первого блока пам ти, последовательно соединенные первый элемент И, регистр адреса минимального отсчета и блок регистрации, последоЁ1ательно соединенные второй элемент И и регистр адреса максимального отсчета , выход которого подключен к второму входу блока регистрации, третий сумматор , вход которого соеДинен с выходом регистра минимального отсчета , второй вход - с выходом регистра 1412 равномерности фона видеосигнапа по попю изображени , а также путем индикации распределени  (в виде пиний равных значений) неравномерности фаз по погас изображени . Формула изобретени  Устройство дл  автоматической компенсации неравномерности фона видеосигнапа по авт. св. № 794771, отличающеес  тем, что, с целью обеспечени  автоматической регистрации характеристик неравномерности фона видеосигнала , в него введены четвертый, п - максимального отсчета, а выход - с третьим входом блока регистрации, последовательно соединенные триггер и бпок ви -. еоконтрольного устройства, вход синхронизации которого подключен к первым входам синхронизации регистра минимального отсчета и регистра максимального отсчета, к входу синхронизации блока регистрации и второму выходу синхронизатора , последовательно соединенные регистр и четвертый сумматор, а также формирователь щкалы, выход которого подключен к второму входу четвертого сумматора , выход которого соединен с вторым входом шестого блока сравнени  и входом регистра, вход синхронизации которого подключен к п тому выходу синхронизатора , четвертый выход которого соединен с первыми входами первого и второго элементов И и с установочными входами регистра и триггера, выход первого элемента И подключен к второму входусинхронизации регистра минимального отсчета, Шзтход которого соединен с вторым входом четвертого блока сравнени , выход которого подключен к второму входу первого элемента И, выход второго элемента И соединен с вторым входо:м синхронизации регистра максимального отсчета, выход которого подключен
    139249i414
    к второму входу п того блока сравнени ,гера. кроме того, первый выход синхоовыход которого соединен с вторым вхо-низатора соединен с ИЕ1формационными
    дом второго элемента И, выход шестоговходами регистров адреса минимапьного
    блока сравнени  подключен к входу триг-и максимального отсчетов.
SU802942811A 1980-06-13 1980-06-13 Устройство дл автоматической компенсации неравномерности фона видеосигнала SU924914A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802942811A SU924914A2 (ru) 1980-06-13 1980-06-13 Устройство дл автоматической компенсации неравномерности фона видеосигнала

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802942811A SU924914A2 (ru) 1980-06-13 1980-06-13 Устройство дл автоматической компенсации неравномерности фона видеосигнала

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU794771 Addition

Publications (1)

Publication Number Publication Date
SU924914A2 true SU924914A2 (ru) 1982-04-30

Family

ID=20903029

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802942811A SU924914A2 (ru) 1980-06-13 1980-06-13 Устройство дл автоматической компенсации неравномерности фона видеосигнала

Country Status (1)

Country Link
SU (1) SU924914A2 (ru)

Similar Documents

Publication Publication Date Title
US4343021A (en) Image sensor sensitivity variation compensator
US5047863A (en) Defect correction apparatus for solid state imaging devices including inoperative pixel detection
US5091773A (en) Process and device for image display with automatic defect correction by feedback
US4524388A (en) Shading correction device
SU1132801A3 (ru) Способ калибровки блока записи дл фотомеханической репродукции
US5118943A (en) Device for correcting the faults of a sequence of images analyzed by an integrating matrix infrared sensor
US3919473A (en) Signal correction system
EP0352958A2 (en) Article inspection system
US4639774A (en) Moving target indication system
US4638354A (en) Rapid profile recording device
CA1145479A (en) Digital oscilloscope with reduced jitter due to sample uncertainty
US4628352A (en) Device for correcting video signals in a system for acquistion and scanning of fast signals involving the use of a streak camera
US4723174A (en) Picture image processor
US5642207A (en) Color scanner with variable line resolution
SU924914A2 (ru) Устройство дл автоматической компенсации неравномерности фона видеосигнала
US4663666A (en) Camera output data correction apparatus
EP0024470A2 (en) Method and apparatus for compensating for sensitivity variations in an image sensor
US4518991A (en) Apparatus for storing and processing analogue signals to be displayed as an oscilloscopic image and oscilloscope comprising such apparatus
JPS61187467A (ja) イメ−ジセンサ
Beyer Determination of radiometric and geometric characteristics of frame grabbers
GB2154827A (en) Method for correcting picture signals in image input equipment
US4030338A (en) Timepiece testing apparatus
JP2712495B2 (ja) X線透視画像の欠陥補償装置
US5278653A (en) Methods and apparatus for digital correction of afterglow in flying spot scanners
SU1683182A1 (ru) Устройство дл распознавани объектов на двумерном поле