SU920843A1 - Аналоговое запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной технике, в частности к аналоговым запоминающим устройствам, и может быть использовано в вычислител х с . временным разделением обработки информации .

Известно аналоговое запоминающее устройство , содержащее входйой операционный усилитель, накопительный элемент, например конденсатор, делитель напр жени , выходной операционный усилитель, выход которого через элемент обратной св зи соединен с инвертирующим входом входного операционного усилител , буферный каскад, вход которого соединен с одной из обкладок конденсатора и через ключ с делителем напр жени  г 1.

Недостатком данного устройства  вл етс  наличие динамической Ощибки при переходе из режима выборки в режим хранени , а также сложность схемного выполнени .

Наиболее близким к предлагаемому по технической сущности  вл етс  аналоговое запоминающее устройство, , которое содержит входной и выходной операционные усилители , охваченные через первый пассивный элемент, например резистор, отрицательной

обратной св зью, накопительный элемент, например конденсатор, обкладки которого соединены с шиной нулевого потенциала с неинвертирующим входом выходного усилител , шунтирующий выхОд входного усилител , первый ключ, второй ключ, соединенный с выходом входного усилител  и шину управлени  2.

Однако это запоминающее устройство имеет две существенные динамические ошибки , по вл ющиес  в устройстве при переходе его с этапа выборки на этап хранени . Перва  из них обусловлена наличием разр дного тока конденсатора через паразитные емкость затвор-исток второго ключа от перепада управл ющего напр жени  U упр, и емкость сток-исток этого же ключа от перепада напр жени  на выходе входного усилител  при работе его от аналогового коммутатора . Втора  ошибка обусловлена наличием высокочастотной генерации контура в режиме выборки.

Цель изобретени  - повышение точности аналогового запоминающего устройства.

Поставленна  цель достигаетс  тем. что в аналоговое запоминающее устройство, содержащее первый накопительный элемент.

например первый конденсатор, одна из обкладок которого соединена с шиной нулевого потенциала, входной операционный усилитель , инвертирующий вход которого соединен с.выходом первого ключа, выходной операционный усилитель, охваченный по инвертирующему входу отрицательной обратной св зью, друга  обкладка первого конденсатора соединена с неинвертирующим входом выходного операционного усилител , выход которого подключен к выходу устройства и через первый пассивный элемент, например первый резистор, к инвертирующему входу входного операционного усилител , выход которого соединен с информационными входами первого и второго ключей, щину управлени , соединенную с управл ющим входом второго ключа, введены второй накопительный элемент, например второй конденсатор , инвертор, второй и третий пассивные элементы, например резисторы, и третий ключ, информационный вход которого соединен с входом устройства, управл ющий вход третьего ключа соединен с щиной управлени  и входом инвертора, выход которого соединен с управл ющим входом первого ключа , выход третьего ключа соединен с неинвентирующим входом входного операционного усилител  и через второй резистор с выходом выходного операционного усилител , выход второго ключа соединен через третий резистор с другой обкладкой первого конденсатора, выход входного операционного усилител  подключен к одной из обкладок второго конденсатора, друга  обкладка которого соединена с инвертирующим входом входного операционного усилител .

На чертеже изображена функциональна  схема предложенного устройства.

Оно содержит входной и выходной операционные усилители 1 и 2, ключи 3-5, пассивные элементы, например резисторы б-8, накопительные элементы, например конденсаторы 9 и 10, инвертор 11, щину12 управлени  и щину 13 нулевого потенциала.

Предлагаемое устройство функционирует следующим образом.

При наличии управл ющего импульса на мр жени  Uynp на щине 12 управлени  (этап выборки) ключи 5 и 4 замкнуты, а ключ 3 разомкнут. Конденсатор 9 через сопротивление ключа 4 и резистора 8 зар жаетс  до величины напр жени , равной величине входного напр жени  UBX, так как усилители 1 и 2 включены по схеме общего повторител , и имеет собственный коэффициент усилени , т.е. в установивщемс  режиме напр жени  на неинвертирующем входе усилител  1 и выходе усилител  2, а также на инвертирующем входе усилител  1 практически равны входному напр жению UBX . Падение напр жени  на ключе 5 мало, так как его сопротивление в замкнутом состо нии составл ет сотни Ом, а входное сопротивление усилител  1 составл ет не менее тыс чи МОм.

При переходе аналогового запоминающего устройств в режим хранени  ключи 5 и 4 размыкаютс , а ключ 3 замыкаетс . Задний фронт управл ющего импульса дифференцируетс  паразитной .емкостью затвористок и в виде узкого импульса поступает на вход фильтра образованного резистором 8 и конденсатором 9, которым он подавл етс  практически до нул . При отсутствии резистора 8 продифференцированный перепад заднего фронта управл ющего импульса вносит приращение напр жени  к величине напр жени , имевщейс  до момента перехода устройства в режим .хранени . Это приращение  вл етс  одной из двух составл ющих первой динамической ощибки, про вл ющейс  в известном устройстве. Посто нна  времени t Rg-C, (где Rg - сопротивление резистора 6, а Cj- емкость конденсатора 10) фильтра выбираетс  из услови  обеспечени  максимального быстродействи  запоминающего устройства и допустимой величины динамической погрещности, обусловленной действием цепи управлени  ключа 3. После размыкани  ключа 3 обеспечиваетс  эквипотенциальность входов и выхода усилител  I, причем уровень напр жений на его входах

5 и выходе равны выходному напр жению устройства ОЕЫХ , которое практически в режиме хранени  остаетс  посто нным, так как разр д конденсатора обуславливаетс  малыми токами утечки цепей затвор-исток ключа 4 и входного сопротивлени  усилител  2.

Введение ключа 5 и резистора 7 обеспечивает значительное снижение уровн  напр жени  перепада на выходе входного усилител  1 (практически до нул ) при переходе устройства в режим хранени , а резистор 8 с конденсатором 9 образуют фильтр, подавл ющий узкие выбросы (пики) напр жени  от действи  заднего фронта управл ющего напр жени  при переходе устройства так же в режим хранени . Конденсатор 10 срывает высокочастотную генерацию контура в режиме выборки, а введение логичес кого инвертора 11 упрощает входную цепь управлени  запоминающим устройствам.

Claims (2)

1.Патент Японии №52-19751, кл. 97/8 Д 1, опублик. 1977.

2.Грэм Дж. и др. Проектирование и применение операционных усилителей. М., «Мир, 1974, с. 377-382 (прототип).

J

ивх.

;/

Ugnp,