SU919138A1 - Регенератор цифрового сигнала - Google Patents
Регенератор цифрового сигнала Download PDFInfo
- Publication number
- SU919138A1 SU919138A1 SU802964479A SU2964479A SU919138A1 SU 919138 A1 SU919138 A1 SU 919138A1 SU 802964479 A SU802964479 A SU 802964479A SU 2964479 A SU2964479 A SU 2964479A SU 919138 A1 SU919138 A1 SU 919138A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- comparator
- unit
- digital signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к радиотехнике и может использоватьс в аппаратуре передачи цифровой информации импульсно-кодовой модул цией и дельтамодул цией . Известен регенератор цифрового сиг нала, содержащий последовательно соединенные усилитель-корректор, блок вычитани , решающий блок, другой вход которого соединен с выходом усилител -корректора через блок тактовой синхронизации, и формирователь выходных импульсов, а также пороговой детектор , включенный между выходом усилител -корректора и входом опорного сигнала блока вычитани ll. Однако данный регенератор цифрового , сигнала обладает недостатком, заключающимс в низкой помехоустойчивости , который обусловлен несовершенством схемы формировани порогового напр жени . Величина этого напр жени зависит от статистики входного цифрового сигнала регенератора, и при нера новеро тном по влении единиц и нулей мен етс , что приводит к снижению помехоустойчивости регенератора цифровых сигналов. Цель изобретени - повышение поме хоустойчивости регенератора цифрового сигнала. Дл достижени поставленной цели в регенератор цифрового сигнала, содержащий последовательно соединенные усилитель-корректор, блок вычитани , решающий блок, другой вход которого соединен с выходом усилител -корректора через блок тактовой синхронизации , и формирователь выходных импульсов , введены компаратор, блок анапи-. за, реверсивный счетчик и резистивна матрица, которые соединены последовательно , и счетчик импульсов, при этом один из входов компаратора соединен с выходом блока вычитани , а другой объединен со входом опорного сигнала блока вычитани и соединен с выходом резистивной матрицы, выход
.{j-:W(ifii4ercj ( подсоединен ; стробируадцему входу компаратора и через счетчЬК 1и.1пульсо8 ко входу сброса блока зизлиза.
На чертеже дана структурна элеку рическа схема предложенного регенв pSTOpa | ифрозого сигнала.
Регенератор цифрового сигнала содержит последовательно соединенные усилитель-корректор 1 блок 2 вычита ни , решающий блок 3, другой вход которого соединен с выходом усилител -корректора через блок ч тактовой синхронизации, и формирователь 5 выходных импульсов, а также соединенны последовательно компаратор бэ блок 7 анализа, реверсивный счетчик 8 и резистивную матрицу 9; при этом один из входов компаратора 6 соединен с выходом блока 2 вычитани , а другой объединен со входом опорного сигнала блока 2 Езычитани и соединен с выходом резистизной матрицы 9 Выход решающего блока 3 подсоединен к стробирующему входу компаратора 6 и через счетчик 10 импульсов ко входу сброса блока 7 анализа.
Регенератор работает следующим образом„
На основе сравнени амплитуды
определенного количества отдельных ин рормзционных импульсов с пороговым напр жением, выноситс решение об (-сзменении последнего так, чтобк разность между амплитудой информационного импульса и пороговым напр жением оставалась приблизительно на нулезом уровне независимо от статистики входного цифрового сигнала реганера эра„
Д/1 этого на один вход компаратора б подаетс сигнал с выхода бло ica 2 вычитани .а HS другой вход подаетс rioporoBoe напр жение с выхода резистизной матрицы 9 Компаратор 6 имеет некоторую заданную зону ыечувствительиости , Если разность напр жени между его входами меньше зоны нечуаст-зительиости э на выходе компаратора удерживаетс нулевое напр жв ние. Если же эта разность гфевышает зону нечувствительности, то а зависимости от его знака на выходе компаратора будет то положительный 5 то отрицательный перепад напр жени „Еигнал на выходе компаратора по вкаетс только в моменты действи на его стробирующий вход соответствующе
го сигтнала, В данном случае это корокие импульсы, поступающие с выхода решающего блока 3, которые формируютс в результате однооременного воздейстаи на его двг входа информационных и тактовых импульсов с выхода блока , Моменть по влени импульсов на выходе решающего блока 3 совпадают с моментами перехода импульсов разностного сигнала на выходе блока 2 через максимальное значение. Изменение уровн входного цифрового сигнала регенератора приводит к изменению разности напр жений на входах компаратора 6. Импульсы с выхода компаратора 6 поступают на информационный вход блока 7. который периодически приводитс в исходное состо ние импульсами с выхода счетчика 10, на вход которого поступают импульсы с выхода решающего блока 3. Если за врем заполнени счетчика 10 разность между количеством положителных и отрицательных импульсов в бло1се 7 не превышает некоторого напередзаданного значени , то на его Выходе в момент сбрасывани сигнал не по вл етс и следовательно состо ние реверсивного счетчика 8 не мен етс , что также не измен ет величину порогового напр же1- и на выходе резистивной матрицы 9.
Если же разность количества положительных и отрицательных импульсов в блоке 7 превышает некоторое заданное значение (цто и.еет место при изменении уровн входного сигнала регенератора ) ,то в момент сбрасывани блока 7 в зависимости от знака преобладающих импульсов, на соответствующий вход реверсивного счетчика 8 поступает,импульс, измен ющий его состо ниегна выходе резистивной матрицы 9 напр жение ступенчато измен етс в сторону приближени к своему оптимальному значению. Таким образом решение об изменении определенного количества импульсоа независимо от веро тности их по влени , что исключает зависиглость порогового напр жени от стат11стики входного сигнала. Кроме того, в процессе анализа принимает участие сигнал, действующий в момент по влени стробирующих импульсов на выходе решающего устройства Эти импульсы по вл ютс лишь в случае, если сигнал на входе вычитагоц его устройства по величине
59
будет не ниже порогового напр жени . Таким образом помехи, которые по величине ниже порогового напр жени , не будут вли ть на процесс его формировани , что приводит к повышению помехоустойчивости регенератора цифрового сигнала в целом.
Предлагаемый регенератор цифрово™ го сигнала по сравнению с известным обладает более высокой помехоустойчивостью .
Claims (1)
- Формула изобретени Регенератор цифрового сигнала, содержащий последовательно соединенные усилитель-коректор, блок вычитани , решающий блок, другой вход которого соединен с выходом усилител корректора через блок тактовой синхронизации , и формирователь выходных386Импульсов, отли чающийс тем, что, с целью повышени помехоустойчиаос;ти , введены компаратор, блок анализа, реверсивный счетчик и резистивна матрица, которые соединены последовательно, и счетчик импульсов, при этом один из входов компаратора соединен с выходом блока вычитани , а другой объединен с входом опорного сигнала блока вычитани и соединен с выходом резистивной матрицы , а выход решающего блока подсоединен к стробирукнцему входу компаратора и через счетчик импульсов - к входу сброса блЬка анализа.Источники информации, прин тые во внимание при экспертизе1, Аболиц И.А-. и др. Многоканальна св зь. М. , Св зь, 1971, с.05.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802964479A SU919138A1 (ru) | 1980-07-25 | 1980-07-25 | Регенератор цифрового сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802964479A SU919138A1 (ru) | 1980-07-25 | 1980-07-25 | Регенератор цифрового сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU919138A1 true SU919138A1 (ru) | 1982-04-07 |
Family
ID=20911284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802964479A SU919138A1 (ru) | 1980-07-25 | 1980-07-25 | Регенератор цифрового сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU919138A1 (ru) |
-
1980
- 1980-07-25 SU SU802964479A patent/SU919138A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4367550A (en) | Method for monitoring the bit error rate of a digital transmission system | |
US3602826A (en) | Adaptive signal detection system | |
US3993953A (en) | Apparatus and method for digitally generating a modified duobinary signal | |
CA1290822C (en) | Retriggerable monostable multivibrator | |
SU919138A1 (ru) | Регенератор цифрового сигнала | |
US4520280A (en) | Apparatus for detecting input signal | |
US4385383A (en) | Error rate detector | |
ES361821A1 (es) | Un sistema de recuperacion de informacion. | |
US3832493A (en) | Digital speech detector | |
US4156201A (en) | Binary word presence indicating circuit | |
US4090133A (en) | Digital time interval sensor using a free running counter and a cycle counter with only the latter being reset at each event | |
JPS6332303B2 (ru) | ||
JP2553680B2 (ja) | デジタル信号処理回路 | |
SU640627A1 (ru) | Кодирующее устройство | |
SU1234973A1 (ru) | Устройство дл декодировани кода Манчестера | |
SU574860A1 (ru) | Устройство контрол числа ошибок в каналах передачи дискретной информации | |
SU1231497A1 (ru) | Устройство дл определени положени числа на числовой оси | |
SU762141A1 (ru) | Регенератор импульсов 1 | |
SU684767A1 (ru) | Устройство дл преобразовани двоичного кода числа в последовательность импульсов | |
SU365846A1 (ru) | Устройство для оптимального приема дискретных сигналов | |
SU907489A1 (ru) | Обнаружитель квазипериодического сигнала | |
SU864512A1 (ru) | Регенератор импульсов | |
SU758539A1 (ru) | Устройство дл измерени уровней радиосигналов в системах св зи | |
SU1665504A1 (ru) | Цифрова регулируема лини задержки | |
SU588647A1 (ru) | Устройство дл синхронизации дискретной информации |