SU906031A1 - Time destortion correcting device - Google Patents

Time destortion correcting device Download PDF

Info

Publication number
SU906031A1
SU906031A1 SU802935981A SU2935981A SU906031A1 SU 906031 A1 SU906031 A1 SU 906031A1 SU 802935981 A SU802935981 A SU 802935981A SU 2935981 A SU2935981 A SU 2935981A SU 906031 A1 SU906031 A1 SU 906031A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
block
pulses
pulse
unit
Prior art date
Application number
SU802935981A
Other languages
Russian (ru)
Inventor
Александр Иванович Золотарев
Original Assignee
Предприятие П/Я Г-4954
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4954 filed Critical Предприятие П/Я Г-4954
Priority to SU802935981A priority Critical patent/SU906031A1/en
Application granted granted Critical
Publication of SU906031A1 publication Critical patent/SU906031A1/en

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

Изобретение относитс  к технике записи и воспроизведени  телевизионных сигналов на магнитную ленту и может использоватьс  при коррекции временных искажений.The invention relates to a technique of recording and reproducing television signals on a magnetic tape and can be used in the correction of temporal distortion.

Известно устройство коррекции временных искажений, содержащее блок вытеснени  гас щих импульсов, блок формировани  сигнала гашени , блок формировани  сигнала синхронизации, блок замещени  сигнала синхронизации и блок автоматической подстройки частоты (АПЧ), вход которого подсоединен к первым входам синхроселектора и первого дискриминатора, выход которого подключен к последовательно соединенным блоку кодировани  и формировани  импульсов коммутации ключей, блоку коммутируекых линий задержки, второму дискриминатору и f-корректору 1.A device for correcting temporal distortions is known, which contains a block for suppressing pulses, a block for generating a blanking signal, a block for generating a synchronization signal, a block for replacing a synchronization signal, and an automatic frequency control (AFC) unit whose input is connected to the first inputs of the sync selector and the first discriminator whose output is connected to serially connected coding and pulse switching unit of keys, a block of commuting delay lines, a second discriminator and an f-equalizer 1 .

Однако известное устройство имеет узкий диапазон коррекции.However, the known device has a narrow correction range.

Цель изобретени  - расширение диапазона коррекции.The purpose of the invention is to expand the range of correction.

Цель достигаетс  тем, что в устройстве коррекции временных искажений , содержащем блок вытеснени  гас щих импульсов, блок формировани  сигнала гашени , блок формировани The goal is achieved by the fact that in the device of correction of temporal distortions, which contains the block of suppression of damping pulses, the block of forming the blanking signal, the block of shaping

сигнала синхронизации, блок замещени  сигнала синхронизации и блок автоматической подстройки частотыsynchronization signal, synchronization signal replacement unit and automatic frequency control unit

(АПЧ), вход которого подсоединен к первым входам синхроселектора и первого дискриминатора, выход которого подключен к последовательно(AFC), whose input is connected to the first inputs of the sync selector and the first discriminator, the output of which is connected to the series

соединенным блоку кодировани  и фор .мировани  импульсов коммутации клю10 чей, блоку коммутируемых линий задержки , второму дискриминатору и -корректору, первый вход блока выбора вида опорного сигнала подключен к выходу блока АПЧ, второй вход connected to the block coding and shaping the switching pulses of the key, the block of switched delay lines, the second discriminator and the equalizer, the first input of the block selecting the type of reference signal is connected to the output of the frequency control unit, the second input

15 блока выбора вида опорного сигнала подключен через блок формировани  внешнего опорного импульса к входу устройства, а выход блока выбора вида опорного сигнала подключен к 15 of the reference signal type selection unit is connected via an external reference impulse generation unit to the device input, and the output of the reference type selection unit is connected to

20 третьему блоку задержки через последовательно соединенные первый и второй блоки задержки, причем выход первого блока защержки подключен к первому входу блока перераспределе25 ни  опорных сигналов, к первому входу первого элемента И, к входу второго блока задержки, выход которого подключен ко второму входу блока перераспределени  опорных сигналов, к 20 to the third delay unit through the first and second delay units connected in series, the output of the first detent block connected to the first input of the redistribution block 25 of the reference signals, to the first input of the first element I, to the input of the second delay block whose output is connected to the second input of the redistributing reference signal signals to

30 первому входу первого элемента ИЛИ30 to the first input of the first element OR

И к входу третьего блока задержки, выход которого подключен к третьему входу блока перераспределени  опорных сигналов, к первому входу третьего элемента И и ко второму входу первого элемента ИЛИ, выход которого подключен к первому входу второго элемента И, причем вторые входы первого, второго и третьего элементов И соединены мекду собой и подключены к выходу блока формировани  импульсов управлени , а выходы первого, второго и третьего элементов И подключены к. соответствующим входам блока перераспределени  опорных сигналов, выход которого черезAnd to the input of the third delay unit, the output of which is connected to the third input of the redistribution unit of the reference signals, to the first input of the third And element, and to the second input of the first OR element, the output of which is connected to the first input of the second And element, and the second inputs of the first, second and third And elements are connected by a mecda and connected to the output of the control pulse shaping unit, and the outputs of the first, second and third elements And are connected to the corresponding inputs of the redistribution unit of the reference signals, the output cat through

блок формировани  опорных СИГНсШОВblock of formation of basic SIGNSHOV

подключен к первым входам первого дискриминатора, второго дискриминатора и ко входу блока фазировани  сигнала синхронизации, выход которого подключен к первому входу второго элемента ИЛИ и ко входу модул тора , выход которого подключен к первому входу фазового дискриминатора и через блок выделени  заднего фронта подсоединен ко второму входу второго элемента ИЛИ, выход которог подсоединен к блоку формировани  сигнала гашени , к блоку формировани  сигнала синхронизации и через четвертый блок задержки - ко второму входу фазового дискриминатора, первый выход jcoTOporo подключен к последовательно соединенным первому фильтру и первому ключу, вторрй выход фазового дискриминатора подсоединен к последовательно соединенным второму фильтру, инвертору и втором ключу, а выходы первого и второго ключей объединены и подключены ко входу интегратора, выход которого через фильтр низких частот подключен ко второму входу модул тора, а второй вход интегратора подключен к источнику опорного напр жени , а блок управл емой линии задержки подсоединен к выходу блока коммутируемой линии задержки и к выходам jT-KoppeKTOpa, а выход блока управл емой линии задержки подключен ко входу блока вытеснени  гас щих импульсов .connected to the first inputs of the first discriminator, the second discriminator and to the input of the phase switch block of the synchronization signal, the output of which is connected to the first input of the second OR element and to the input of the modulator whose output is connected to the first input of the phase discriminator and through the highlighting block of the front edge to the second input the second OR element, the output of which is connected to the blanking signal generating unit, to the synchronization signal generating unit and, via the fourth delay unit, to the second input of the phase disc iminator, the first jcoTOporo output is connected to the first filter and the first key in series, the second output of the phase discriminator is connected to the second filter, the inverter and the second key connected in series, and the outputs of the first and second keys are combined and connected to the integrator input, the output of which is through a low-pass filter connected to the second input of the modulator, and the second input of the integrator is connected to the source of the reference voltage, and the controllable delay line unit is connected to the output of the switching line unit s The outputs are to the jT-KoppeKTOpa outputs, and the output of the controllable delay line unit is connected to the input of the damping displacement unit.

На чертеже представлена структурна  электрическа  схема предложенного устройства.The drawing shows a structural electrical circuit of the proposed device.

Устройство коррекции временных искажений содержит блок 1 замещени  сигнала синхронизации, синхроселектор 2, блок 3 формировани  импульсов управлени , блок 4 АПЧ, первый дискриминатор 5, блок б кодировани  и формировани  импульсов коммутации ключей, блок 7 коммутируемых линий задержки, блок 8 управл емой линии задержки, второй дискриминато 9, f -корректор 10, блок 11 вытесгнени  гас щих импульсов, блок 12 формировани  внешнего опорного импульса , блок 13 выбора вида опорного сигнала, блок 14 автофазировки опорного сигнала, состо щий из первого , второго и третьего блоков задержки 15, 16, и 17 соответственно, - первого, второго и третьего элементов И 18, 19 и 20 соответственно, блока 21 перераспределени  опорных сигналов и первого элемента ИЛИ 22, блок 23 формировани  опорных сигна  лов, блок 24 формировани  сигнала синхронизации, блок 25 удвоени  частоты опорного сигнала, состо щий из второго элемента ИЛИ 26, модул тора 27, блока 28 выделени  заднего фронта , четвертого блока 29 задержки,The time distortion correction device comprises a synchronization signal replacement unit 1, a synchro selector 2, a control pulse shaping unit 3, a control frequency unit 4, a first discriminator 5, a key switching coding and pulse switching unit, a block of 7 switched delay lines, a controllable delay line unit 8, second discriminato 9, f -corrector 10, block 11 for extinguishing damping pulses, block 12 of forming an external reference pulse, block 13 for selecting the type of reference signal, block 14 for autophasing the reference signal, consisting of the first, The first and third delay blocks 15, 16, and 17, respectively, of the first, second and third elements of AND 18, 19 and 20, respectively, the block 21 of redistributing the reference signals and the first element OR 22, the block 23 of generating reference signals, the block 24 of generating signal synchronization, the frequency doubling unit 25 of the reference signal, consisting of the second element OR 26, the modulator 27, the block of the falling edge 28, the fourth block 29 of the delay,

5 фазового дискриминатора 30, первого фильтра 31, первого ключа 32, второго фильтра 33, инвертора 34, второго ключа 35, интегратора 36, фильтра 37 низких часто1 и 3.85 phase discriminator 30, the first filter 31, the first key 32, the second filter 33, the inverter 34, the second key 35, the integrator 36, the filter 37 low often1 and 3.8

0 опорного напр жени , блок 39 формировани  сигнала гашени , блок 40 формировани  сигнала синхронизации.0 reference voltage, blanking signal generating unit 39, synchronization signal generating unit 40.

Устройство работает следующим образом.The device works as follows.

5 Воспроизводимый с ленты видеосигнал .подаетс  на вход синхроселектора 2. Выходным сигналом синхроселектора  вл ютс  строчные синхроимпульсы синхронизации, выделенные из5 The video signal being played back from the tape is fed to the input of the sync selector 2. The output of the sync selector is horizontal sync pulses extracted from

Q входного видеосигнала. В положении передних фронтов этих импульсов заключена информаци  о временной ошибке воспроизводимоrq, видеосигнала. Эти импульсы поступают на блок 3Q input video signal. The position of the leading edges of these pulses contains information about the time error of the reproducible rq video signal. These pulses arrive at block 3.

« формировани  импульсов управлени , в котором из передних фронтов формируютс  короткие импульсы, а также поступают на блок 4 АПЧ, дл  которого строчные импульсы синхронизации  вл ютс  ведущими. Выходным сигналом блока 4  вл ютс  импульсы, синфазные с выходными импульсами синхроселектора 2 и опережающие передние фронты строчных синхроимпульсов в видеосигнале по меньшей мере на"Control pulse formations, in which short pulses are generated from the leading edges, and also arrive at block 4 of the AFC, for which the horizontal synchronization pulses are leading. The output signal of block 4 are in-phase pulses with the output pulses of the sync selector 2 and the leading leading edges of the horizontal sync pulses in the video signal at least

врем , равное диапазону коррекции устройства. Блок 4 имеет достаточно большую посто нную времени (чтобы его выходной сигнал служил опорным дл  работы устройства коррекции в time equal to the correction range of the device. Block 4 has a sufficiently large time constant (so that its output signal serves as a reference for the operation of the correction device in

Q режиме внутреннего Ьпорного источника сигнала). IQ mode of the internal signal source). I

Выходные импульсы синхроселектора 2 поступают также на первый дискриминатор 5, в котором вырабатываетс The output pulses of the sync selector 2 are also fed to the first discriminator 5, in which

напр жение ошибки, пропорциональное временному рассогласованию между опорным импульсом и импульсом синхроселектора . Это напр жение управл ет работой блока 6 кодировани  иan error voltage proportional to the time mismatch between the reference pulse and the sync selector pulse. This voltage controls the operation of coding block 6 and

0 формировани  импульсов коммутации ключей, в котором вырабатываетс  код, количество импульсов которого определ етс  напр жением первого дискриминатора 5. В течение актив5 иой части строки информаци  в коде0 generation of key switching pulses, in which a code is generated, the number of pulses of which is determined by the voltage of the first discriminator 5. During the active part of the string, the information in the code

хранитс  в триггерах промежуточной пам ти, расположенных в блоке 6. Выходными сигналами блока 6  вл ютс потенцисшы с выходов триггеров промежуточной пам ти, которыми производитс  коммутаци  ключей, содержащих набор дискретных линий,расположенных в блоке 7 комглутируемых линий задержки. На вход блока 7 поступает входной видеосигнал, а с его выхода видеосигнал, содержащий временную ошибку, равную величине дискретности набора линий задержки, поступает на блок 8 управл емой линии задержки и на второй дискриминатор 9. Выходное напр жение второго дискриминатора соответствует остаточной временной ошибке видеосигнала , прошедшего первую ступень коррекции. Это напр жение через f-KOppeKTOp 10 поступает на управл ющие входы блока 8 управл емой линии задержки, довод  значение временной остаточной ошибки в видеосигнале до минимального уровн .It is stored in the intermediate memory triggers located in block 6. The output signals of block 6 are the potentials from the outputs of intermediate memory triggers that switch keys containing a set of discrete lines located in block 7 of the delay lines to be connected. The input of block 7 receives an input video signal, and from its output a video signal containing a temporary error equal to the discreteness of the set of delay lines is fed to block 8 of the controlled delay line and to the second discriminator 9. The output voltage of the second discriminator corresponds to the residual time error of the video signal past the first stage of correction. This voltage through f-KOppeKTOp 10 is fed to the control inputs of the unit 8 of the controlled delay line, bringing the value of the temporary residual error in the video signal to the minimum level.

Далее рассмотрим формирование опорных импульсов на входах первог и второго дискриминаторов. Внешние опорные импульсы поступают на вход блока 12 формировани  внешнего -опорного импульса. Этим блоком формируетс  импульс, длительность которого равна удвоенному значению диапазона коррекции,устройства. Этот импульс служит в качестве импульса ворота дл  блока 13 выбора вида опорного сигнала, в котором импульс с выхода блока 4 АПЧ задерживаетс  на врем , равное половине длительности импульса, поступающего с выхода блока 12. При такой фазировке сигнала блоком 1 и, следовательно,, входного видеосигнала относительно сигнала внешнего опорного источника на выход блока 13 проход т внешние опорные импульсы. При этом устройство работает от внешнего опорного источника сигнала. В случае расстройки , при которой импульсы сигнала АПЧ выход т за пределы импульса ворота, блок 13 автоматически подключает к выходу импульсы с выхода блока 4 АПЧ. При этом устройство коррекции временных искажений переходит в режим работы от внутреннего опорного источника сигнала, т.е. от выходных импульсов блока 4 АПЧ. Выходные импульсы блока 13 поступгиот на вход блока 14 автофазировки опорного сигнала, входным устройством которого  вл етс  первый блок задержки 15, и производ т запуск этого блока.Next, we consider the formation of reference pulses at the inputs of the first and second discriminators. External reference pulses are fed to the input unit 12 of the formation of an external support-pulse. This block forms a pulse, the duration of which is equal to twice the value of the correction range of the device. This pulse serves as a gate pulse for block 13 for selecting the type of reference signal in which the pulse from the output of block 4 of the AFC is delayed by a time equal to half the duration of the pulse coming from the output of block 12. With this signal phasing by block 1 and, therefore, input video signal relative to the signal of the external reference source to the output of block 13 external reference pulses pass. In this case, the device operates from an external reference signal source. In the case of a detuning, in which the pulses of the signal of the AFC go beyond the limits of the pulse of the gate, unit 13 automatically connects to the output pulses from the output of block 4 of the AFC. In this case, the time distortion correction device enters the operation mode from the internal reference signal source, i.e. from the output pulses of the 4 frequency control unit. The output pulses of the output unit 13 to the input of the reference signal autofusing unit 14, whose input device is the first delay unit 15, and start this unit.

Первый блок задержки 15 вырабатывает импульс, длительность которого несколько меньше половины диапазона коррекции. Задним фронтом этого импульса производитс  запуск второг блока задержки 1б, вырабатывающегоThe first delay unit 15 generates a pulse, the duration of which is somewhat less than half of the correction range. With the falling edge of this impulse, a second delay block 1b is launched, producing

импульс, длительность которого равна длительности импульсов первого блока задержки. Задним фронтом импульса с выхода второго блока задержки производитс  запуск третьего бло , ка задержки 17, вырабатывающего импульс , длительность которого несколько больше половины диапазона коррекции . Суммарна  длительность импульсов с выхода второго и третьегоpulse, the duration of which is equal to the pulse duration of the first delay unit. The back edge of the pulse from the output of the second delay unit triggers the third block, delay 17, which generates a pulse, the duration of which is slightly more than half of the correction range. The total pulse duration from the output of the second and third

Q блоков задержки равна величине диапазона коррекции устройства. Выходные импульсы первого блока задержки 15 поступают на вход первого элемента И 18, выходные импульсы второго и третьего блоков задержки поступаютQ delay blocks equal to the value of the correction range of the device. The output pulses of the first delay unit 15 are fed to the input of the first element And 18, the output pulses of the second and third delay units arrive

5 на входы первого элемента ИЛИ 22, а выход третьего блока задержки, кроме того, подключен ко входу третьего элемента И 20. Кроме того, выходные импульсы всех трех блоков5 to the inputs of the first element OR 22, and the output of the third delay unit, in addition, is connected to the input of the third element AND 20. In addition, the output pulses of all three blocks

0 задержки поступают на блок 21 перераспределени  опорных сигналов. На выходе первого элемента ИЛИ 22 образуетс  импульс, длительность которого равна сумме длительностей импульсов второго и третьего блоков задержки. Этот импульс поступает на второй вход второго элемента И 19. Все первые входы первого, второго и третьего элементов И соединены0, the delays arrive at the block 21 of the redistribution of the reference signals. At the output of the first element OR 22, a pulse is formed, the duration of which is equal to the sum of the pulse durations of the second and third delay blocks. This impulse is fed to the second input of the second element And 19. All the first inputs of the first, second and third elements And are connected

Q между собой и на них поступает короткий импульс, выработанный в блоке 3 формировани  импульсов управлени , совпадающий по времени с положением переднего фронта строчного синхроимпульса, поступающего сQ between each other and they receive a short pulse generated in the control pulse shaping unit 3, which coincides in time with the position of the leading edge of the horizontal sync pulse arriving from

выхода синхроселектора 2.output sync selector 2.

Далее блок автофазировки опорного сигнала работает следующим образом. В случае, если передний фронт воспроизводимого строчного синхроимпульса располагаетс  в пределах длительности импульса, поступающего с выхода первого элемента ИЛИ 22, на выход второго элемента И 19 пройдут короткие импульсы, поступающиеNext, the block autophasing reference signal works as follows. In case the leading edge of the reproduced horizontal sync pulse is located within the pulse duration coming from the output of the first element OR 22, short pulses will arrive at the output of the second element I 19, arriving

с выхода блока О формировани  импульсов управлени . Этими импульсами производитс  управление блоком 21 таким образом, что на его выход проход т импульсы с выхода второго блока задержки 16. При этом положение передних фрюнтов этих импульсов служит опорным дл  работы первого и второго фазовых дискриминаторов, а длительность импульса воротаfrom the output of the control pulse shaping unit. These pulses control the block 21 in such a way that pulses from the output of the second delay block 16 are passed to its output. The position of the front edges of these pulses serves as a reference for the operation of the first and second phase discriminators, and the gate pulse duration

определ ет номинальный диапазон коррекции устройства. Така  фазировка переднего фронта воспроизводимого строчного синхроимпульса относительно опорного соответствует номинальной работе устройства. В случае, еслиdetermines the nominal correction range of the device. This phasing of the leading edge of the reproduced horizontal sync pulse relative to the reference one corresponds to the nominal operation of the device. If

стык программ выполнен таким образом, что передний фронт воспроизводимого строчного синхроимпульса в смонтированной програ име располагаетс  между передними фронтами импульсов, следующих с выходов первого и второго блоков задержки, т.е. в пределах длительности импульса с выхода первого блока задержки 15, на вход блока 21 проход т импульсы не с выхода второг элемента И19, а с выхода первого элемента И 18, так как на его входах указанные импульсы совпадают по времени . При этом блок 21 подключает на вход опорный импульс с выхода первото блока задержки 15, Следовательно, на входы первого и второго дискриминаторов через блок 23 формировани  опорных сигналов проход т импульсы , опережающие свое номинальное положение на величину, несколько меньшую половины диапазона коррекции , т.е. на величину длительности импульса с выхода первого блока задержки 15, а корректированный видеосигнал с выхода устройства опережает свое номинальное положение на ту же величину. В случае воспроизведени  смонтированной программы, в которой передний фронт воспроизводимого синх роимпульса расположен между задним фронтом импульса, следующего с выхода первого элемента ИЛИ 22 и задним фронтом импульса, на вход блока 21 поступают импульсы с выхода третьего элемента И 20. При этом блок 21 подключает на выход импульсы , следующие с выхода третьего бло ка задержки 17. Следовательно, на входы первого и второго фазовых дис криминаторов через блок 23 проход т импульсы, отстающие относительно но минального положени  на вели«1ину, несколько меньшую половины диапазона коррекции, т.е. на величину длительности импульса, вырабатываемого во втором блоке задержки 16. Передние фронты этих импульсов совпадгиот с передними фронтами импульсов, вырабатываемых третьим блоком задержки . При такой новой фазировке выходной корректированный видеосигнал отстает относительно своего номинал ного положени  на величину длительности импульса, вырабатываемого вто рым блоком задержки 1-6. Коммутируемый опорный импульс, поступающий с выхода блока 23 формировани  опорных сигналов  вл ющий с  опорным дл  первого дискриминато ра 5, поступает также на вход блока 24 фазировани  сигнала синхронизаци в котором производитс  фазирование сигнала синхронизации, вырабатываемого устройством с синхросигналом видеосигнала, поступающего с выхода блока 8 управл емой линии задержки. Импульсы с выхода блока 2 фазировани  сигнала синхронизации поступают на блок 25 удвоени  частоты опорного сигнала, с которого подаютс  на первый вход второго эле |мента ИЛИ 26 и на запуск модул тора 27, представл ющего из себ  управл емую схему задержки, формирующую импульс, длительность которого равна половине периода строчных синхроимпульсов . Задний фронт этого импульса через блок 28 выделени  заднего фронта поступает на второй вход второго элемента ИЛИ 26, с выхода которого импульсы двойной строчной частоты поступают на запуск четвёртого блока 29 задержки, который вырабатывает импульсы с длительностью . Несколько меньшей половины периода строчной развертки. Выходные импульсы четвертого блока 29 задержки, а также импульсы с выхода модул тора 27 поступают на фазовый дискриминатор 30, который перераспредел ет импульсы, следующие с двойной строчной частотой по двум каналам (по пр мому и инверсному) причем по пр мому каналу пропускает импульсы-с выхода четвертого блока 29 в момент передачи положительного разрешающего потенциала с выхода модул тора 27, а по инверсному каналу - в момент передачи отрицательного разрешающего потенциала с выхода модул тора 27. Пр мой канал фазового дискриминатора содержит первые фильтр 31 и ключ 32, а инверсный канал содержит второй фильтр 33, инвертор 34, второй ключ 35. Фильтры 31 и 33 нормируют крутизну фронтов импульсов, передвигаег ых по обоим каналам таким образом, чтобы обеспечить прохождение импу;й.са через инвертор без каких-либо искажений его формы. Выходы ключей объедин ютс , образу  канал разнопол рных импульсов , которые поступают на интегратор 36, где происходит перезар д элемента пам ти, а момент действи  разнопол рных импульсов. С выхода интегратора 36 посто нным потенциалом через фильтр 37 низких частот производитс  управление модул тором 27 путем изменени  средней задержки заднего фронта импульса , формируемого модул тором 27. Исходна  установка по положению заднего фронта этого импульса, соответствующа  полови41е Периода строчной частоты, производитс  регулировкой опорного напр жени  от источнику 38 опорного напр жени . Измерени  частоты опорного сигнала а по точности и стабильности установки задержанного фронта модул тора и, следовательно, двойной строчной частоты на выходе блока 25 показывают возможность установки фазы с точностью +2 НС, а в диапазоне температур 20 - 60° диапазон дрейфа этой фазы не превышает +4 не и зависит от величины коэффициента передачи модул тора по посто нному току и от дрейфа коэффициента передачи инвертора 34. Выходной сигнал блокаthe program interface is designed in such a way that the leading edge of the reproduced horizontal sync pulse in the mounted program is located between the leading edges of the pulses following from the outputs of the first and second delay blocks, i.e. within the pulse duration from the output of the first delay block 15, the pulses are not fed to the input of block 21 from the output of the second element I19, but from the output of the first element 18, since at its inputs these pulses coincide in time. At the same time, block 21 connects a reference pulse from the output of the first delay block 15 to the input. Therefore, pulses are passed to the inputs of the first and second discriminators through the reference signal generation unit 23 that are ahead of their nominal position by an amount slightly less than half of the correction range, i.e. . by the value of the pulse duration from the output of the first delay block 15, and the corrected video signal from the output of the device is ahead of its nominal position by the same amount. In the case of playing a mounted program in which the leading edge of a reproducible sync pulse is located between the falling edge of the pulse following the output of the first element OR 22 and the falling edge of the pulse, the input of block 21 receives pulses from the output of the third element 20. At the same time, block 21 connects to the output of pulses following from the output of the third delay block 17. Consequently, pulses lagging relative to the nominal position to “1 pin, ultiple lower half of the correction range, i.e. by the magnitude of the pulse generated in the second delay unit 16. The leading edges of these pulses coincide with the leading edges of the pulses produced by the third delay unit. With this new phasing, the output corrected video signal lags behind its nominal position by the amount of the pulse duration produced by the second delay unit 1-6. The switched reference pulse, coming from the output of the reference signal generation unit 23, which is the reference for the first discriminator 5, also enters the input of the sync signal phasing unit 24, in which the synchronization signal generated by the device is synchronized with the video signal from the output of the control unit 8 delay line. The pulses from the output of the synchronization signal phase block 2 are fed to the frequency doubling unit 25 of the reference signal, which is fed to the first input of the second element OR 26 and to start the modulator 27, which is a controlled delay circuit that generates a pulse equal to half the period of the horizontal sync pulses. The leading edge of this pulse through the block of selection 28 of the falling edge comes to the second input of the second element OR 26, from the output of which the pulses of double horizontal frequency arrive at the launch of the fourth block 29 of the delay, which produces pulses with a duration. Somewhat less than half of the line scan period. The output pulses of the fourth delay unit 29, as well as the pulses from the output of the modulator 27, are fed to the phase discriminator 30, which redistributes the pulses following the double horizontal frequency through two channels (forward and inverse), and the forward channel transmits pulses the output of the fourth block 29 at the time of transmission of a positive resolution potential from the output of the modulator 27, and through the inverse channel at the time of transmission of a negative resolution potential from the output of the modulator 27. Direct channel of the phase discriminator soda The first filter 31 and the key 32 bothers, and the inverse channel contains the second filter 33, the inverter 34, the second key 35. The filters 31 and 33 normalize the steepness of the pulse fronts, which are moved along both channels in such a way as to ensure that the impulse passes through the inverter without any distortion of its shape. The outputs of the keys are combined to form a channel of opposite-polarity pulses, which are fed to the integrator 36, where the memory element is recharged, and the instant of action of the alternating pulses occurs. From the output of the integrator 36 a constant potential through the low-pass filter 37 controls the modulator 27 by varying the average delay of the falling edge of the pulse generated by the modulator 27. The initial setting for the falling edge of this pulse, corresponding to half of the horizontal frequency period, is done by adjusting the reference voltage from source 38 of the reference voltage. Measurements of the frequency of the reference signal and the accuracy and stability of the installation of the delayed front of the modulator and, consequently, the double horizontal frequency at the output of block 25 show the ability to set the phase with an accuracy of +2 NS, and in the temperature range 20–60 ° the drift range of this phase does not exceed + 4 does not depend on the magnitude of the transfer coefficient of the modulator for direct current and on the drift of the transfer coefficient of inverter 34. The output signal of the block

25 с выхода второго элемента ИЛИ 26 поступает на вход.блока 39 формировани  сигнала гашени  и на вход блока 40 формировани  сигнала синхронизации , С выхода блока 8 управл емой линии задержки видеосигнал, прошедший временную коррекцию, поступает на вход блока И вытеснени  гас щих импульсов, где происходит вытеснение старых гас щих импульсов из видеосигнала импульсами, поступающими с выхода блока формировани  сигнала гашени . С выхода блока 11 вытеснени  гас щих импульсов видеосигнал поступает на вход блока 1 замещени  сигнала синхронизации.25 from the output of the second element OR 26 is fed to the input unit of the formation of the blanking signal and to the input of the synchronization signal generating unit 40, From the output of the unit 8 of the controlled delay line, the video signal that has undergone a time correction is fed to the input of the AND pulse suppression block, where the old damping pulses are displaced from the video signal by pulses coming from the output of the blanking signal generating unit. From the output of block 11 for extinguishing damping pulses, the video signal is fed to the input of block 1 of the replacement of the synchronization signal.

Таким образом, на выходе устройства формируетс  полный видеосигнал, в котором остаточна  ошибка соответствует своему номинальному значению, а стабильность сигнала синхронизации равна стабильности внешнего опорного сигнала, если, во-первых, он присутствует и, во-вторых, если положение переднего фронта воспроизводимого строчного синхроимпульса располагаетс  в пределах длительности импульса , следующего с выхода блока 12 формировани  внешнего опорного импульса , длительность которого несколько меньше удвоенной величины диапазона коррекции устройства. В случае, если внешний опорный сигнал отсутствует, стабильность сигнала синхронизации в полном видеосигнале на выходе устройства равна стабильности сигнала внутреннего опорного источника, сигнала, формируемого в блоке 4 АПЧ.Thus, at the output of the device, a full video signal is formed, in which the residual error corresponds to its nominal value, and the stability of the synchronization signal is equal to the stability of the external reference signal, if, firstly, it is present and, secondly, if the position of the leading edge of the reproduced horizontal sync pulse located within the pulse duration following from the output of the block 12 for forming an external reference pulse, the duration of which is somewhat less than twice the value of the range rektsii device. If there is no external reference signal, the stability of the synchronization signal in the full video signal at the output of the device is equal to the stability of the signal of the internal reference source, the signal generated in block 4 of the AFC.

Claims (1)

1. Гончаров В.Д., Лазарев В.И. Техника магнитной-записи, М., Энерги , 1978, с. 226-229, 196-199.1. Goncharov V.D., Lazarev V.I. Technique of magnetic recording, M., Energie, 1978, p. 226-229, 196-199.
SU802935981A 1980-05-28 1980-05-28 Time destortion correcting device SU906031A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802935981A SU906031A1 (en) 1980-05-28 1980-05-28 Time destortion correcting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802935981A SU906031A1 (en) 1980-05-28 1980-05-28 Time destortion correcting device

Publications (1)

Publication Number Publication Date
SU906031A1 true SU906031A1 (en) 1982-02-15

Family

ID=20900258

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802935981A SU906031A1 (en) 1980-05-28 1980-05-28 Time destortion correcting device

Country Status (1)

Country Link
SU (1) SU906031A1 (en)

Similar Documents

Publication Publication Date Title
US4245235A (en) Method and system for transmitting and/or recording color T.V. signals
US4124820A (en) Asynchronous digital delay line
JPS5825773A (en) Synchronizing circuit
US3941930A (en) Synchronizing signal regenerator
US3564141A (en) Sync regenerator
RU2108684C1 (en) Line deflection system and horizontal centering circuit for videosignals from alternative sources
US3384707A (en) Correction of timing errors in a television signal produced from a magnetic tape record thereof
SU906031A1 (en) Time destortion correcting device
US3666880A (en) Circuit arrangement for the correction of time errors in electrical signals received from an information carrier
US4594516A (en) Sampling pulse generator
US3419681A (en) Method and apparatus for equalizing timing errors in signals containing periodic components
FI74856C (en) TIDSSEKVENTIELLT TELEVISIONSOEVERFOERINGSSYSTEM, SAERSKILT FOER EN VIDEOAPPARAT.
US4198659A (en) Vertical synchronizing signal detector for television video signal reception
US4774594A (en) Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals
US3518374A (en) Apparatus for synchronizing master and slave television sync generators
EP0153861A2 (en) Video signal delay circuit
US3705839A (en) Automatic signal registration in colour television cameras
JP3547889B2 (en) Vertical sync signal reproduction circuit for composite video signal processing IC
EP0290183B1 (en) Pal video signal processing device
KR880001929B1 (en) Television ghost signal detector with color burst phase delay control
JPH0131831B2 (en)
SU1107314A1 (en) Synchronizing device
SU1141582A1 (en) Phase correcting device
SU965015A1 (en) Video tape recorder synchronizing device
SU788416A1 (en) Device for cophasal receiving of pulse signals