SU902277A1

SU902277A1 - Device for detecting complex stereo signal

Info

Publication number: SU902277A1
Application number: SU802900323A
Authority: SU
Inventors: Станислав Николаевич Иванов
Priority date: 1980-03-28
Filing date: 1980-03-28
Publication date: 1982-01-30

Description

Изобретение относится к радиотехнике, а именно к устройствам детектирования модулированных колебаний, и может использоваться при построении высококачественных стереодекодеров.The invention relates to radio engineering, and in particular to devices for detecting modulated oscillations, and can be used in the construction of high-quality stereo decoders.

Известно устройство детектирования ^Sкомплексного стереосигнала, содержащее последовательно соединенные корректирующую цепочку, согласующий усилитель, кроме того интегратор и фазо— чувствительный блок [11.A device for detecting ^{S of a} complex stereo signal containing a series-connected correction chain, a matching amplifier, in addition, an integrator and a phase-sensitive block [11.

Однако в известном устройстве большие нелинейные искажения.However, in the known device large non-linear distortion.

Цель изобретения - уменьшение нелинейных искажений.The purpose of the invention is the reduction of nonlinear distortion.

Указанная цель достигается тем, что в устройство детектирования комплексного стереосигнала, содержащее последовательно соединенные корректирующую цепочку, согласующий усилитель, кроме того, интегратор и фазочувствительный блок, введены последовательно соединенные с выходом сог2 ласующего усилителя, аналого-цифровой преобразователь, регистр записи и регистр памяти, а также цифровой компаратор и два цифроаналоговых преобразователя, при этом выход регистра записи соединен со вторым входом цифрового компаратора, а первый выход регистра памяти с первыми входами соответственно первого и второго цифроаналоговых преобразователей, причем второй выход регистра памяти соединен с первым^входом цифрового компаратора, первый и второй выходы цифрового компаратора соединены соответственно с первым и вторым входами фазочувствительного блока и со вторыми входами первого и второго цифроаналоговых преобразователей, а их третьи входы соединены с выходом фазочувствительного блока, а выходы первого и второго цифроаналоговых преобразователей соединены с соответствующими входами интегратора.This goal is achieved by the fact that in the device for detecting a complex stereo signal containing a series-connected correction circuit, a matching amplifier, in addition, an integrator and a phase-sensitive block, series-connected to the output of the matching amplifier, an analog-to-digital converter, a recording register and a memory register are introduced also a digital comparator and two digital-to-analog converters, while the output of the recording register is connected to the second input of the digital comparator, and the first output is register memory with the first inputs of the first and second digital-to-analog converters, respectively, with the second output of the memory register connected to the first ^ input of the digital comparator, the first and second outputs of the digital comparator are connected respectively to the first and second inputs of the phase-sensitive unit and to the second inputs of the first and second digital-to-analog converters, and their third inputs are connected to the output of the phase-sensitive block, and the outputs of the first and second digital-to-analog converters are connected to the corresponding inputs ntegratora.

На. чертеже приведена структурная электрическая схема устройства детектирования комплексного стереосигнала.On the. the drawing shows a structural electrical diagram of a device for detecting a complex stereo signal.

Устройство содержит корректирующую цепочку 1, согласующий усилитель 2, аналого-цифровой преобразователь (АЦП) 3, регистр 4 записи, регистр 5 памяти , цифровой компаратор 6,цифроаналоговые преобразователи (ЦАП) 7 и 8 фазочувствительный блок 9 и интегратор 10.The device contains a correction circuit 1, matching amplifier 2, analog-to-digital converter (ADC) 3, register 4 records, register 5 memory, digital comparator 6, digital-to-analog converters (DAC) 7 and 8 phase-sensitive block 9 and integrator 10.

Устройство работает следующим образом.The device operates as follows.

Входной сигнал после коррекции заключающейся в ослаблении низкочастотной части спектра, поступает на . вход согласующего усилителя 2, служащего для развязки корректирующей цепочки 1 и АЦП 3. На выходе корректирующей цепочки 1 образуется корректированный комплексный стереосигнал (КПСС). Усиленный усилителем 2 КПСС подается на АЦП 3,' который измеряет текущие значения поднесущей КПСС и преобразует эти значения в ровой код. По мере преобразования плитуды ККСС в значения цифрового да заполняется регистр 4 записи, цифамкопосле заполнения которого содержимое его^ целиком передается в регистр^ памяти, после чего опять начинает заполняться регистр 4,записи. С выходов регистров 4 и 5 коды поступают на цифровой компаратор 6, в котором происходит сравнение чисел, записанных в регистрах 4 записи и памяти 5 соответственно, результатом сравнения является импульс на одном из двух выходов цифрового компаратора 6. При этом, если предыдущее число меньше последующего, то при повторении этого соотношения для следующих чисел выход цифрового компаратора 6 не изменяет своего состояния. Если же в некоторый момент это соотношение изменится на противоположное, то на выходе цифрового компаратора 6 появится короткий импульс разрешения записи чис ла из регистра 5 памяти в ЦАП 7· В случае изменения, обратного указанному, короткий импульс появляется наThe input signal after correction consisting in attenuation of the low-frequency part of the spectrum, is fed to. the input of the matching amplifier 2, which is used for decoupling the correcting chain 1 and ADC 3. At the output of the correcting chain 1, a corrected complex stereo signal (CPSS) is formed. The CPSU, amplified by amplifier 2, is fed to the ADC 3, which measures the current values of the CPSS subcarrier and converts these values into a flat code. As the KKSS plateau transforms into digital values, register 4 of the record is filled, after which the contents of it are completely transferred to the memory register ^, after which register 4, records again begins to fill. From the outputs of registers 4 and 5, the codes are sent to a digital comparator 6, in which the numbers recorded in the registers 4 of the record and memory 5 are compared, respectively, the result of the comparison is a pulse at one of the two outputs of the digital comparator 6. Moreover, if the previous number is less than the next , then when repeating this ratio for the following numbers, the output of the digital comparator 6 does not change its state. If at some moment this ratio changes to the opposite, then at the output of the digital comparator 6 there will appear a short pulse of permission to write the number from the memory register 5 to the DAC 7

902277 4 когда фаза ККСС изменяется на 180°. В случае переворота фазы ККСС фазочувствительный блок 9 блокирует ЦАП 7 и 8 на все время ложного импульса по вторым управляющим входам ЦАП 7 и 8. Поэтому, несмотря на наличие импульса разрешения записи на одном из выходов цифрового компаратора 6, содержимое регистра 5 памяти не переписывается ни в один ЦАП 7 и 8. По окончании импульса блокировки схема продолжает работать описанным выше образом. Если состояние цифрового компаратора 6 неизменно, то запись в ЦАП 7и8 не производится. Следовательно, записанные в ЦАП 7 и 8 коды соответствуют экстремумам поднесущей. В этих же блоках числа преобразуются в'аналоговое напряжение каналов, причем, таким образом разделенные сигналы по отдельности поступают на входы интегратора 10, который представляет две (по одной в каждом канале) RC интегрирующие цепочки. На выходах интегратора 10 образуется пара сигналов, которые являются выходными сигналами устройства детектирования комплексного стереосигнала.902277 4 when the KKSS phase changes by 180 °. In the case of a phase reversal of the CCCF, the phase-sensitive block 9 blocks the DAC 7 and 8 for the entire time of the spurious pulse along the second control inputs of the DAC 7 and 8. Therefore, despite the presence of a write enable pulse at one of the outputs of the digital comparator 6, the contents of memory register 5 are not overwritten either into one DAC 7 and 8. At the end of the blocking pulse, the circuit continues to work as described above. If the status of the digital comparator 6 is unchanged, then recording in the DAC 7i8 is not performed. Therefore, the codes recorded in the DACs 7 and 8 correspond to the extrema of the subcarrier. In the same blocks, the numbers are converted into the analog voltage of the channels, and thus, the separated signals are separately fed to the inputs of the integrator 10, which represents two (one in each channel) RC integrating circuits. At the outputs of the integrator 10, a pair of signals is formed, which are the output signals of the complex stereo signal detection device.

Предлагаемое устройство позволяет детектировать практически любой амплитудно-модулированный сигнагГ как с подавленной, так и с неподавленной несущей или поднесущей частотой.The proposed device allows to detect almost any amplitude-modulated signalG with both suppressed and non-suppressed carrier or subcarrier frequency.

Использование АЦП ведет к упрощению схемы, так как имеется широкий на бор быстродействующих и достаточно точных полупроводниковых и гибридных АЦП и ЦАП, а в дальнейшем развитие этих схем не вызывает сомнений. Применение АЦП увеличивает помехозащищен ность системы. При равной точности АЦП проще ШИМ, а при равной сложности схем АЦП точнее ШИМ, что в конечном итоге улучшает качество детектирования .The use of ADCs leads to a simplification of the circuit, since there is a wide range of high-speed and fairly accurate semiconductor and hybrid ADCs and DACs, and further development of these circuits is not in doubt. The use of ADCs increases the noise immunity of the system. With equal accuracy, the ADC is simpler than PWM, and with equal complexity of the ADCs, it is more accurate than PWM, which ultimately improves the quality of detection.

Кроме того, предлагаемое устройство технологично в производстве, имеет низкую трудоемкость,°так как в нем использованы законченные в конструктивном отношении блоки, кото-’ рые в настоящее время широко используются в цифровой технике.In addition, the proposed device is technologically advanced in production, has a low laboriousness, since it uses structurally completed units that are currently widely used in digital technology.

втором выходе цифрового компаратора и запись числа из регистра 5 памяти производится в ЦАП 8. Импульсы на выходах компаратора 6 появляются по- 35 очередно то на одном, то на другом, что соответствует минимумам и максимумам ККСС за исключением случая,the second output of the digital comparator and recording the number from the memory register 5 is performed in the DAC 8. The pulses at the outputs of the comparator 6 appear alternately on one or the other, which corresponds to the minimums and maximums of the CCCS, except

Claims

1. USSR author's certificate in W, cl. H 03 O 3/00, 1978 (prototype).