SU900297A1 - Analog model of transistor - Google Patents
Analog model of transistor Download PDFInfo
- Publication number
- SU900297A1 SU900297A1 SU802904958A SU2904958A SU900297A1 SU 900297 A1 SU900297 A1 SU 900297A1 SU 802904958 A SU802904958 A SU 802904958A SU 2904958 A SU2904958 A SU 2904958A SU 900297 A1 SU900297 A1 SU 900297A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- output
- model
- base
- input
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Description
Изобретение относится к аналоговому моделированию и предназначено для моделирования электронных схем на биполярных транзисторах.The invention relates to analog modeling and is intended for modeling electronic circuits on bipolar transistors.
Известно устройство, содержащее транзистор, коллектор которого под- 5 ключей к коллекторному выводу устройства, эммитер- к эммитерному, конденсаторы, включенные соответственно между коллекторным и базовым выводами и эмиттерным и базовым выводами, дифференциальный усилитель, входы которого подключены параллельно резистору, включенному между базой транзистора и базовым выводом уст- tJ ройства, общин провод - к эммитерному выводу, выход через конденсатор подключен к базовому выводу устройства [1].A device containing a transistor is known, the collector of which has 5 keys to the collector terminal of the device, the emitter to the emitter, capacitors connected respectively between the collector and base terminals and the emitter and base terminals, a differential amplifier whose inputs are connected in parallel with a resistor connected between the base of the transistor and the basic output of the device tJ , the communes wire — to the emitter output, the output through the capacitor is connected to the basic output of the device [1].
Однако указанное устройство не поз^ воляет моделировать неквазистатический режим работы транзистора и режим насыщения при импульсных воздействи ях.However, this device does not allow simulating the non quasistatic mode of operation of the transistor and the mode of saturation under pulsed influences.
Наиболее близким техническим решением к изобретению является аналоговая модель транзистора, содержащая транзистор, коллектор которого подключен к коллекторному выводу модели, а база через резистор - к базовому выводу модели, первый дифференциальный усилитель, входы которого подключены параллельно резистору,вклюн ценному между эммитером транзистора и эммитерным выводом устройства, общий вывод подключен к базовому выводу модели, первый выход через конденсатор подключен к эммитерному выводу модели, второй выход через последовательно соединенные диод и резистор подключен к первому входу второго дифференциального усилителя, второй вход которого подключен к базе транзистора и к резистору, второй вывод которого подключен к первому выводу второго дифференциального усилителя, первый вход которого подключен к базовому выводу устройства, а второй выход - ко входу RCG-сетки, общий вывод и выход которой подключен к базовому выводу модели^ конденсаторы, включенные соответственно между эммитерным и базовым выводами и коллекторным и базовым выводами модели f2j.The closest technical solution to the invention is an analog model of a transistor containing a transistor, the collector of which is connected to the collector output of the model, and the base through a resistor to the base output of the model, the first differential amplifier, the inputs of which are connected parallel to the resistor, which is valuable between the emitter of the transistor and the emitter output devices, the common output is connected to the base output of the model, the first output through the capacitor is connected to the emitter output of the model, the second output through in series with a single diode and resistor is connected to the first input of the second differential amplifier, the second input of which is connected to the base of the transistor and to the resistor, the second output of which is connected to the first output of the second differential amplifier, the first input of which is connected to the base terminal of the device, and the second output to the RCG input -grids, the common output and output of which is connected to the base terminal of the model ^ capacitors included respectively between the emitter and base terminals and the collector and base terminals of the f2j model.
В этом устройстве транзистор используется в качестве модели транзистора по постоянному току,конденсаторы служат для моделирования накопления заряда в р-п-переходах, первый дифференциальный усилитель и конденсатор моделируют накопление заряда в базе в активном режиме, а второй дифференциальный усилитель и RCGсетка - в режиме насыщения. Для моделирования динамических характеристик транзистора используется метод заряда, который справедлив только в квазистатичёском режиме работы транзистора, т.е. когда характерные времена управляющих воздействий много больше времени пролета носителей через базу транзистора. Поэтому это известное устройство имеет недостаточную точность, так как не позволяет моделировать неквазистатический режим работы транзистора.In this device, the transistor is used as a model of a DC transistor, capacitors are used to simulate charge accumulation in pn junctions, the first differential amplifier and capacitor model charge storage in the base in active mode, and the second differential amplifier and RCG grid in saturation mode . To simulate the dynamic characteristics of the transistor, the charge method is used, which is valid only in the quasistatic mode of operation of the transistor, i.e. when the characteristic times of the control actions are much longer than the time of flight of carriers through the base of the transistor. Therefore, this known device has insufficient accuracy, since it does not allow simulating a non-quasi-static mode of operation of the transistor.
Цель изобретения - обеспечение возможности моделирования неквазистатического режима работы транзистора и повышение точности моделирования.The purpose of the invention is the ability to simulate a non-quasi-static mode of operation of the transistor and increase the accuracy of the simulation.
Поставленная цель достигается тем, что в аналоговую модель транзистора, содержащую первый и второй накопительные конденсаторы, первые обкладки которых объединены и подключены к базовому выводу модели, коллекторный вывод которой соединен со второй обкладкой первого накопительного конденсатора и подключен к коллектору первого усилительного резистора, база которого соединена с первым выводом первого нагрузочного резистора и подключена к первому входу дифференциального усилителя, второй нагрузочный резистор и RCG-сетку, введены второй усилительный транзистор, сумматор и источник тока, выход которого соединен со второй обкладкой второго накопительного конденсатора, подключен к эммитеру второго усилительного транзистора и является эммитерным выводом модели, первый вывод второго нагрузочного резистора соединен с первым входом сумматора и подключен к коллектору второго усилительного транзистора, база которого соединена со вторыми выводами первого и второго нагрузочных резисторов и подключена к базовому выводу модели, эммитер первого усили5 тельного транзистора соединен с первым выходом RCG-сетки и подключен ко второму входу Дифференциального усилителя, выход которого соединен с первыми входами RCG-сетки и первым )0 входом источника тока, второй вход которого подключен ко второму выходу RCG-сетки и ко второму входу сумматора, выход которого соединен со вторым входом RCG”·сетки.This goal is achieved by the fact that in the analog model of the transistor containing the first and second storage capacitors, the first plates of which are combined and connected to the base terminal of the model, the collector output of which is connected to the second plate of the first storage capacitor and connected to the collector of the first amplifying resistor, the base of which is connected with the first output of the first load resistor and connected to the first input of the differential amplifier, the second load resistor and an RCG network, the second a power transistor, an adder and a current source whose output is connected to the second plate of the second storage capacitor is connected to the emitter of the second amplifier transistor and is the emitter output of the model, the first output of the second load resistor is connected to the first input of the adder and connected to the collector of the second amplifier transistor, the base of which connected to the second terminals of the first and second load resistors and connected to the base terminal of the model, the emitter of the first amplifying transistor nen with the first output of the RCG grid and connected to the second input of the Differential amplifier, the output of which is connected to the first inputs of the RCG grid and the first) 0 input of a current source, the second input of which is connected to the second output of the RCG grid and to the second input of the adder, the output of which connected to the second input of the RCG ”· grid.
»5 На чертеже изображена схема предлагаемого устройства."5 The drawing shows a diagram of the proposed device.
Устройство содержит усилительный транзистор 1, конденсаторы 2 и 3, RCG-сетку 4, состоящую из резисторов 20 5, резисторов 6 и конденсаторов 7, сумматор 8, дифференциальный усилитель 9, источник 10 тока, резисторы > 11 и 12, усилительный транзистор 13, эмимтерный вывод 14, базовый вывод 25 15. коллекторный вывод 16.The device contains an amplifying transistor 1, capacitors 2 and 3, an RCG network 4 consisting of resistors 20 5, resistors 6 and capacitors 7, an adder 8, a differential amplifier 9, a current source 10, resistors> 11 and 12, an amplifying transistor 13, an emitter pin 14, base pin 25 15. collector pin 16.
Устройство работает следующим об-.· разом.The device operates as follows.
Принцип моделирования основан на допущении о возможности разделения 30 структуры транзистора на область базы и p-n-переходы. Для моделирования переноса носителей в базе транзистора используется RCG-сетка 4. Применение сетки позволяет учесть задерх<ку 35 сигнала в базе, что принципиально необходимо при моделировании транзистора в неквазистатическом режиме. Для моделирования эммитерного и коллекторного переходов используются 40 эммитерный переход транзистора 1 и коллекторный переход транзистора 13. Транзисторы 1 и 13 используются также в качестве датчиков экспоненциальных зависимостей, необходимых для 45. задания граничных условий на границах RCG-сетки 4.The modeling principle is based on the assumption that it is possible to separate the transistor structure 30 into a base region and pn junctions. An RCG grid 4 is used to simulate carrier transfer in the base of the transistor. The use of the grid makes it possible to take into account the signal top in the base, which is fundamentally necessary when simulating a transistor in a non-quasi-static mode. To simulate the emitter and collector junctions, the 40 emitter junction of transistor 1 and the collector junction of transistor 13 are used. Transistors 1 and 13 are also used as sensors of exponential dependences required for 4 5 . setting boundary conditions at the boundaries of the RCG mesh 4.
Следует подчеркнуть, что предлагаемая аналоговая модель транзистора имеет замедленные в К^_ раз по 50 сравнению с моделируемым транзистором динамические характеристики. Масштабный коэффициент по времени К^. может быть произвольным, например 106. Это позволяет использовать модель для макетирования быстродействующих схем в замедленном в К^. раз масштабе по времени, что значительно снижает требования к монтажу ма5 900297 кета и измерительным приборам.и, как следствие, повышает точность макетирования.It should be emphasized that the proposed analog model of the transistor has a dynamic response slowed by a factor of 50 times compared to the simulated transistor. The time scale factor K ^. may be arbitrary, for example 10 6 . This allows you to use the model for prototyping high-speed circuits in slow motion in K ^. times the scale in time, which significantly reduces the requirements for the installation of the model 5 900297 ket and measuring instruments. And, as a result, increases the accuracy of prototyping.
Параметры RCG-сетки 4. (задержка распространения сигнала, коэффициент передачи тока и постоянные времени коэффициента передачи тока) выбираются равными (в масштабе по времени К^) соответствующим параметрам базы транзистора (задержке сигнала в базе, коэффициенту переноса и постоянной времени коэффициента переноса) , которые могут быть рассчитаны или выбираются таким образом, чтобы параметры модели задержка -t^, коэффициент передачи тока -<з£м и постоянные времени были равны (в масштабе по времени К|.) соответствующим параметрам моделируемого транзистора параметры tj, сС,могут быть измерены по стандартной методике или рассчитаны.The parameters of the RCG grid 4. (propagation delay, current transfer coefficient, and current transfer coefficient time constants) are selected equal (in time scale K ^) to the corresponding parameters of the transistor base (signal delay in the base, transfer coefficient, and transfer coefficient time constant), which can be calculated or chosen in such a way that the model parameters delay -t ^, current transfer coefficient <s £ m and time constants are equal (in time scale K |.) to the corresponding parameters of the modeled transistor parameters tj, cC, can be measured by standard methods or calculated.
Напряжение на выходе сумматора 8 (относительно вывода базы 15, который является общим проводом устройст ва) равно <*4 коэффициенты усиления сумматора 8 по первому и второму sxoqy соответственно, Кд = 1; коэффициент передачи · тока транзистора 1; сопротивление резистора 11;The voltage at the output of the adder 8 (relative to the output of the base 15, which is the common wire of the device) is <* 4 the gain of the adder 8 for the first and second sxoqy, respectively, Kd = 1; transmission coefficient · current of the transistor 1; the resistance of the resistor 11;
ток насыщения и тп-фактор эммитерного перехода транзистора 1; напряжение между эммитером и базой транзистора 1;saturation current and tp factor of the emitter transition of transistor 1; voltage between the emitter and the base of transistor 1;
тепловой потенциал; напряжение на выходе дифференциального усилителя 9Граничное условие на входе RCGсетки 4 задается сумматором 8 и дифференциальным усилителем 9 в форме напряжения, равного разности напряжений на их выходахthermal potential; the voltage at the output of the differential amplifier 9 The boundary condition at the input of the RCG grid 4 is set by the adder 8 and the differential amplifier 9 in the form of a voltage equal to the voltage difference at their outputs
U(OVUfc-U9 *(expU (OVU fc -U 9 * (exp
Чт U9 toThu U 9 to
Величина kg выбирается таким обра зом, чтобы при коэффициенте передачи тока линией, равном единице выполнялось равенство 1.The value of kg is chosen in such a way that, for the current transfer coefficient by a line equal to unity, equality 1 is satisfied.
Сопротивление резистора 11 выбирается таким,чтобы степень насыщения транзистора .Источник ком, задает ток, равный лей в базе, зионной емкости эммитерного переходаThe resistance of the resistor 11 is selected so that the degree of saturation of the transistor. Source com sets the current equal to the base in the base capacitance of the emitter transition
Напряжение на выходе дифференциального усилителя 9 равно была равна 0,05 и менее. 10 тока, управляемый тов эммитерной цепи модели току накопления носитет.е. играет роль диффу15The voltage at the output of the differential amplifier 9 was equal to 0.05 or less. 10 current controlled by the emitter circuit model to the accumulation current. plays the role of diff
К* К9 потенциал эммитера транзистора 13 относительно базового 15 вывода модели;K * K 9 the potential of the emitter of the transistor 13 relative to the base 15 output model;
- коэффициент усиления дифЧег-гъ ференциального усилителя 9 по первому входу; коэффициент усиления дифференциального усилителя 9 по второму входу; К^ = 1; сопротивление резистора 12; ток насыщения и т-фактор коллекторного перехода * транзистора 13;is the gain of the differential-amplifier of the differential amplifier 9 at the first input; the gain of the differential amplifier 9 at the second input; K ^ = 1; the resistance of the resistor 12; saturation current and t-factor of the collector junction * of the transistor 13;
напряжение между коллектором и базой транзистора 13.voltage between the collector and the base of the transistor 13.
Граничное условие на входе RCGсетки 4, U(4) задается в форме напряжения, равного разности напряжений на выходе дифференциального усилителя 9 и на .э-ммитере транзистора 13:The boundary condition at the input of the RCG network 4, U (4) is set in the form of a voltage equal to the voltage difference at the output of the differential amplifier 9 and on the. E-mmimeter of the transistor 13:
Ч<)‘ υ9?%υ9 К 9 что справедливо как в активном режиме, так и в режиме насыщения.Ч <) ' υ 9?% Υ 9 К 9 which is true both in the active mode and in the saturation mode.
Сопротивление резистора 12 должно быть в 20 и более раз меньше сопротивления нагрузки коллекторной цепи модели.The resistance of the resistor 12 should be 20 or more times less than the load resistance of the collector circuit of the model.
Транзистор 13 выбирается таким, чтобы токовая зависимость коэффициента передачи тока модели определялась транзистором 1, т.е. чтог бы otm(I) = <tf(I), где d/D “ коэффициент передачи тока транзистора 1;The transistor 13 is selected so that the current dependence of the current transfer coefficient of the model is determined by the transistor 1, i.e. that would g ot m (I) = <tf (I), wherein d / D "current transfer ratio of the transistor 1;
I - ток коллектора модели.I is the collector current of the model.
Этого практически всегда' можно достичь подбором транзистора 13 илиThis almost always can be achieved by selecting transistor 13 or
Ί применением в качестве него составного транзистора.Ί using a composite transistor as it.
Конденсаторы 2 и 3 моделируют барьерные емкости р-п-переходов. Их емкость в раз больше соответствующих емкостей моделируемого транзистора.Capacitors 2 and 3 model the barrier capacitances of the pn junctions. Their capacitance is several times greater than the corresponding capacitances of the simulated transistor.
На постоянном токе характеристики модели очень точно совпадают с характеристиками моделируемого тран- ι зистора, поскольку для моделирования граничных условий и Р -И-переходов используются вольт-амперные характеристики реальных транзисторов.In direct current, the characteristics of the model very exactly coincide with the characteristics of the simulated transistor, since the current-voltage characteristics of real transistors are used to simulate the boundary conditions and P – I junctions.
При этом характеристики модели в ι динамическом режиме определяются параметрами RCG-сетки 4 и конденсаторов 2, 3 и подобны характеристикам моделируемого транзистора в масштабе К^.Moreover, the characteristics of the model in ι dynamic mode are determined by the parameters of the RCG-grid 4 and capacitors 2, 3 and are similar to the characteristics of the simulated transistor in the scale K ^.
По сравнению с известными предлагаемое устройство позволяет моделировать неквазистатический режим работы транзистора.Compared with the known, the proposed device allows you to simulate a non-quasi-static mode of operation of the transistor.
Неквазистатические модели позволяют моделировать более широкий класс электронных схем и повысить точность моделирования динамических характеристик в 3“5 раз и более.Non-quasi-static models allow us to simulate a wider class of electronic circuits and increase the accuracy of modeling dynamic characteristics by 3–5 times or more.
Применение аналоговой модели при проектировании интегральных схем позволяет получить существенный экономический эффект. Так, аналоговый компьютер, состоящий из 20 аналоговых моделей транзисторой такой же стоимости, как и предлагаемая модель, стоит примерно 4 тыс. руб. Затраты на машинный анализ электронной схемы из 20 транзисторов при стоимости машинного времени 50 руб за час составляют 150 руб. Таким образом, стоимость аналогового компьютера полностью окупается после анализа на нем 27 схем, в то время как стоимость анализа на ЦВМ сохраняется постоянной, равной 150 руб.на схему.The use of an analog model in the design of integrated circuits allows you to get a significant economic effect. So, an analog computer, consisting of 20 analog models with a transistor of the same cost as the proposed model, costs about 4 thousand rubles. The cost of machine analysis of an electronic circuit of 20 transistors at a cost of computer time of 50 rubles per hour is 150 rubles. Thus, the cost of an analog computer fully pays off after analyzing 27 circuits on it, while the cost of analysis on a digital computer remains constant at 150 rubles per circuit.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802904958A SU900297A1 (en) | 1980-04-03 | 1980-04-03 | Analog model of transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU802904958A SU900297A1 (en) | 1980-04-03 | 1980-04-03 | Analog model of transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU900297A1 true SU900297A1 (en) | 1982-01-23 |
Family
ID=20887531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU802904958A SU900297A1 (en) | 1980-04-03 | 1980-04-03 | Analog model of transistor |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU900297A1 (en) |
-
1980
- 1980-04-03 SU SU802904958A patent/SU900297A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359535A (en) | Method for optimization of digital circuit delays | |
| US5452225A (en) | Method for defining and using a timing model for an electronic circuit | |
| CN106646334A (en) | Method and system for calculating metering error of electric energy meter | |
| CN101762338A (en) | Temperature sensor circuit and temperature signal processing method | |
| US5293327A (en) | Method of logic circuit simulation | |
| SU900297A1 (en) | Analog model of transistor | |
| Sakurai et al. | A simple short-channel MOSFET model and its application to delay analysis of inverters and series-connected MOSFETs | |
| Gannett et al. | A nonlinear circuit model for IMPATT diodes | |
| Kundert | Modeling varactors | |
| Pocock et al. | Terminal modeling and photocompensation of complex microcircuits | |
| RU2028010C1 (en) | Device for modelling parameters of transistors | |
| SU708366A1 (en) | Device for simulating transistor | |
| SU1170472A1 (en) | Device for simulatting transistor | |
| SU574730A1 (en) | Cathodic protection-simulating apparatus | |
| Chawla | Circuit representation of the integral charge-control model of bipolar transistors | |
| SU1268554A1 (en) | Device for solving heat conductivity inversion problems | |
| SU1228124A1 (en) | Device for simulating diode | |
| SU525127A1 (en) | Apparatus for simulating gas flow in gas passages | |
| SU890410A2 (en) | Network integrator for solving non-linear problems | |
| Massarini et al. | Computer-aided time-domain large-signal analysis of networks with switches | |
| Trihy | Analog extensions to verilog | |
| Eckes | Design, test, and application of a high-speed iterative differential analyzer | |
| Liberali et al. | Electro-optical device models for electrical simulators | |
| SU1573453A1 (en) | Integral double-pole current stabilizer | |
| SU949781A2 (en) | Multivibrator |