SU894855A1 - Устройство стабилизации аналого-цифрового преобразовател - Google Patents

Description

(St) УСТРОЙСТВО СТАБИЛИЗАЦИИ АЙАЛОГОЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ

1

Изобретение относитс  к области  дерной электроники и используетс  в спектрометрии  дерных излучений.

Известен аналого-цифровой преобразователь , содержащий источник опорных сигналов, детектор, усилитель, АЦП, измерительное устройство (включающее в себ  цифровой блок сравнени  и регистр эталонного кода) и регул тор. В этом устройстве реперные сигналы преобразуютс  в АЦП в цифровой код, который затем сравниваетс  в цифровом блоке сравнени  с эталонным кодом. Сигнал ошибки, полученный в результате сравнени , поступает на регул тор, который корректирует коэффициент преобразовани  АЦП 1 3Недостаток данного устройства низкое качество стабилизации в результате искажени  реперных сигналов за счет шумов и наложений сигналов на входе аналого-цифрового преобразовател .

Цель изобретени  - улучшение качества стабилизации.

Поставленна  цель достигаетс  тем, что в устройство стабилизации аналого-цифрового преобразовател , содержащего аналого-цифровой преобразователь, первый вход которого соединен с входной шиной, второй вход - с выходом регул тора коэффициента преобразовани  , первый выход - с первым

to входом цифрового блока сравнени , второй вход которого соединен с выходом регистра эталонного кода, дополнительно введены источник эталонного напр жени , два элемента И, два ин15 вентора, ключ, запоминающий триггер ,аналоговый блок сравнени , первый вход которого соединен с входной шиной, второй вход - с выходом источника эталонного напр жени , а выход 20 с первым входом ключа, второй вход которого соединен со вторым выходом аналого-цифрового преобразовател , а выход - с первым входом запоминающего триггера, второй вход - с третьим выходом аналого-цифрового преобразовател , а выход - с первым входом первого элемента И и через первый инвертор с первым входом второго элемента И, второй вход которого соединен с выходом цифрового блока сравнени  и через второй инвертор со вторым входом первого элемента И, третьи выходы элементов И соединены с четвертым выходом аналого-цифрового преобразовател , а выходы - с входами регул тора коэффициента преобразовани , соединен со вторым входом второго элемента И. На чертеже представлена блоксхема устройства. Схема содержит АЦП 1., аналоговый блок 2 сравнени , запоминающий триггер 3, регул тор k, цифровой блок 5 сравнени , источник 6 эталонного напр жени , ключ 7, элементы И 8 и 9, регистр 10 эталонного кода, инверторы 11 и 12. Устройство работает следующим образом . Исследуемый сигнал поступает на вход АЦП и на аналоговый блок 2 срав нени , в котором он сравниваетс  с посто нным эталонным напр жением от источника 6. Цифровой код, соответст вующий этому сигналу, поступает с первого выхода АЦП на цифровой блок 5 сравнени , в котором он сравнивает с  с эталонным кодом от регистра 10. На выходе аналогового блока 2 сравнени  сигнал по вл етс  только в случае превышени  исследуемым сигналом посто нного эталонного напр жени , а на выходе цифрового блока 5 сравнени  сигнал по вл етс  лишь в случае превышени  соответствующим цифровым кодом эталонного кода. С выхода аналогового блока 2 сравнени  сигнал подаетс  через нормально открытый ключ 7 на вход установки в со сто ние 1 запоминающего триггера 3 который предварительно устанавливает с  в состо ние О логическим сигналом , соответствующим началу исследуе мого сигнала с третьего выхода АЦП. Сигнал с выхода запоминающего три1- гера 3 поступает на первый вход элемента И 9 и через инвертор 11 на пер вый вход элемента И 8. С выхода цифрового блока 5 сравнени  сигнал пода етс  на второй вход элемента И 8 и через инвертор 12 на второй вход эле мента И 9 На третьи входы элементов 54 И 8 и 9 подаетс  логический сигнал с четвертого выхода, конец АЦП, Выходные сигналы элементов И 8 и 9 поступают на входы регул тора 4, коэффициента преобразовани , выходной сигнал которого подаетс  на второй вход АЦП. Если исследуемый сигнал на входе АЦП превышает эталонное напр жение от источника 6 и по вл етс  сигнал на выходе аналогового блока 2 сравнени , который устанавливает запоминающий триггер 3 в состо ние 1, а цифровой код этого сигнала на первом выходе АЦП оказываетс  меньше эталонного кода регистра 10, сигнала на выходе цифрового блока 5 сравнени  нет, то по вл етс  сигнал на выходе элемента И 9, и регул тор 4 коэффициента преобразовани  измен ет коэффициенты преобразовани  (или порог) АЦП в сторону увеличени . Если сигнал на входе АЦП 1 меньше эталонного напр жени , а цифровой код этого сигнала на первом выходе АЦП превышает эталонный код, то, по вл етс  сигнал на выходе цифрового блока сравнени , и возникает сигнал на выходе элемента И 8, и регул тор k коэффициента преобразовани  измен ет коэффициенты преобразовани  (или порог) АЦП в сторону уменьшени . Если дл  одного и того же сигнала на входе АЦП 1 по вл ютс  сигналы на выходах обоих блоков 2 и 5 сравнени  или же на выходах обоих блоков 2 сравнени  и 5 сигналы не возникают, коррекци  не происходит.Коррекции не происходит также и при отсутствии сигнала с четвертого выхода АЦП, благодар  чему исключаютс  ложные сигналы коррекции при отсутствии преобразовани  по услови м отбора сигналов дискриминаторами нижнего и верхнего уровней АЦП. Качество стабилизации определ етс  стабильностью источника 6 эталонного напр жени  и порога аналогового блока 2 сравнени  и не зависит от искажени  исследуемых сигналов на входе АЦП. Коэффициенты преобразовани  (или порог) АЦП 1 определ етс  величинами эталонного напр жени  и эталонного кода и может регулироватьс  изменением одной или обеих этих величин. .Услови ми, необходимыми дл  работы устройства стабилизации,  вл ютс  наличие непрерывного распределени  исследуемых сигналов в области эталонного напр жени  и их достаточно высока  частота с учетом максимально возможной скорости дрейфа коэффициента преобразовани  (или порога) АЦП 1 (последнее условие лучше выполн етс  при увеличении входной загрузки АЦП).

Claims (1)

1. Формула изобретени 

   Устройство стабилизации аналогоцифрового преобразовател , содержащее аналого-цифровой преобразователь, первый вход которого соединен с входной шиной, второй вход - с выходом регул тора коэффициента преобразовани , выход - с первым входом цифрового блока сравнени , второй вход которого соединен с выходом регистра эталонного хода, отличаю щеес   тем, что, с целью улучшени  качества стабилизации, в него введены источник эталонного напр жени , два элемента И, два инвертора, ключ, запоминающий триггер, аналоговый блок сравнени , первый вход которого соедйнен с входной шиной, второй вход с выходом источника эталонного напр жени , а выход - с первым входом ключа, второй вход которого соединен со вторым выходом аналого-цифрового преобразовател , а выход - с первым входом запоминающего триггера, второй вход - с третьим выходом-аналого-цифрового преобразовател , а выход - с первым входом первого элемента И и через первый инвертор с первым входом второго элемента И, второй вход которого соединен с выходом цифрового блока сравнени  и через второй инвертор со вторым входом первого элемента И, третьи выходы элементов М соединены с четвертым выходом аналого-цифрового преобразовател , а выходы - с входами регул тора коэффициента преобразовани .

   Источники информации, прин тые во внимание при экспертизе

   Ь Крашенинников И.С. и др. Современна   дерна  электроника. М., Атомиздат , 197, Т.1, с.269-276 (прототип ) .