Claims (1)
Цель достигаетс тем, что в устройство дл передачи и приема двоищ1ых сигналов, содержащее на передающей стороне источник информации , выход которого подключен к входам . элементов задержки, частотный модул тор и решающий блок, а на приемной стороне - частотныи демодул тор, детектор качества, злементы задержки, выходы которых соединены со входами регистрируюшего блока, и решающий блок, на передающей стороне введены злементы И и детектор качества, выход которого подключен ко входу решающего блока, выходы которого соединены с первыми входами элементов И, выходы которых подключены ко входам частотного модул тора, соответствующий вход которого соединен с выходом одного элемента задержки, а выходы других злементов задержки подключены ко вторым входам элементов И, при зтом выход частотного модул тора соединен со входом детектора качества, на приемной стороне введень злементы И, причем первый вход первого элемента И соединен с первым входом второго элемента И, выходом детектора качества и входом решающего блока, выходы которого подключены к первым входам соответствующих элементов И, вторые входы которых соединены с входом первого элемента И, ко второму входу которого подключен первый выход частотного демодул тора , второй выход которого соединен со 38 вторым входом второго элемента И, выход которого соединен со входом одного элемента задержки, а входы других элементов задержки соединены с выходами соответствующих элементов И, при этом вход частотного демодул тора соединен со входом детектора качества. На фиг. 1 приведена структурна электрическа схема передающей стороны предлагаемого устройства; на фиг. 2 - структурна электрическа схема приемной стороны. Устройство дл передачи и приема двоичных сигналов содержит иа передающей стороне источник 1 информации, элементы 2-6 задержки , элементы И 7-10, рещающий блок 11, частотный модул тор 12 и детектор 13 качества, а на приемной стороне частотный демодул тор 14, введенные элементы И 15 и 16, детектор 17 качества, рещающий блок 18, элементы И 19-22, элементы 23-27 задержки и регистрирующий блок 28. Устройство работает следующим образом. Информащ1 с источника 1 информации поступает на входы элементов 2-6 задержки, обеспечивающих образование двоичных каналов, сдвинутых один относительно другого на врем длительности одного элементарного символа. Лзоичный канал с выхода элемента 6 задержки обеспечивающий минимальное по сравнению с другими элементами задержки врем задержки и называемый базовым каналом, поступает на вход частотного модул тора 12. В исходном состо нии, когда в линии св зи не зарегистрировано детектором 13 качества действие импул сных помех или прерываний канала св зи, рещающий блок И подключает .ко входу частотного модул тора 12 двоичный канал с выхода элемента 5 задержки, задержанный относительно базового на длительность одного элементарного символа, путем подачи на элемент И 10 управл ющего сигнала. Если в линии св зи зарегистрировано детектором 13 качества поражение линии, длительностью по времени превышающее длительность одного элементарного символа и поражающее одноименные символы дв)т разнесенных во времени двоичных каналов, то рещающий блок И после анализа длительности поражени отключает от входа частотного моду л тора 12 двоичный канал с выхода элемента 5 задержки и подсоедин ет двоичный канал с больщим временем задержки, который передаетс после действи помехи и с помощью которого в линии св зи поступают символы, ранее пораженные помехой. После того как пораженные символы снова переданы в линию св зи , решающий блок Иподключает ко входу частотного модул тора 12 двоичный канал с выхода элемента 5 задержки. На приемной стороне в частотном демодул торе 14 происходит преобразование частотиомашулированного сигнала в два двоичных канаа - базовый и задержанный отнсоительно баового , которые поступают на входы элементов 15 и 16, выполн ющих роль ключей. Детекор 17 качества регистрирует поражени в каале св зи и исключает из рассмотрени симвоы , пораженные в канале св зи, путем подачи запрещающих сигналов на входы элементов И 15 и 16. Информаци о поражени х канала св зи с выхода детектора 17 качества поступает на вход рещающего блока 18, который анализирует эти поражени , и если они не превыщают длительности одного элементарного символа, то рещающий блок 18с помощью элемента И 22 подсоедин ет задержанный канал к элементу 26 задержки, обеспечивающему посто нную величину задержки дл канала, задержанного на передаче на длительность одного элементарного символа. В ЭТОМ случае помеха поражает разные символы в двух разнесенных во времени двоичных каналах, и регистрирующий блок 28 фиксирует знак принимаемого символа по его непораженному значению. При поражени х в канале св зи, превыщающих длительность одного элементарно1о символа, рещающий блок 1 одновременно с рещающим блоком 14 подключает новый задержанный канал к соответствующему ему элементу задержки, обеспечивающему ему посто нную дл всех двоичных каналов задержку. После восстановлени пораженной информации рещающий блок 18 одновременно со сменой задержанного канала на передаче подает разрешение на вход элемента И 22, т.е. возвращает схему в начальное состо ние . Базовый канал с выхода частотного демодул тора 14 поступает через элемент И 16 на элемент 27 задержки и с его выхода на вход регистрирующего блока 28. Входным сигналом детектора 17 качества приемного устройства вл етс частота передачи пр мого канала, а входным сигналом детектора 13 качества передающего устройства может вл тьс частота обратного канала, примен емого в системах передачи данных по телефонным каналам св зи. Введение новых элементов позвол ет значительно повысить помехоустойчивость устройства. Формула изобретени Устройство дл передачи и приема двоичных сигналов, содержащее на передающей стороне источник информации, выход которого подключен к входам элементов задержки, частотный модул тор и рещающий блок, а на приемной стороне - частотный демодул тор, детектор качества, элементы задержки, выходы которых 58 соединены со входами регистрирующего блока, и решающий блок, отличающеес тем, что, с целью повышени помехоустойчивое1и , на передающей стороне введены элементы И и детектор качества, выход кс орого подклкь чен ко входу решающего блока, выходы которого соединены с первыми входами элементов И, выходы которых подключены ко входам частотного модул тора, соответствующий вход которого соединен с выходом одного элемента задержки, а выходы других элементов эадержки пофслючены ко вторым входам элементов И, при этом выход частотного модул тора соединен со входом детектора качества, на приемной стороне введеш 1 элементы И, причем первый вход первого элемента И соединен с первым входом второго элемента И, выходом детектора качества входом решающего блока, выходы которого подключены к первым входам соответствующих элементов И, вторые входы которых соеданены с выходом первогд элемента И, ко второму входу которого подключен первый выход частотного демодул тора, второй выход кото рого соещожн со вторым входом второго элемента И, выход которого соединен со входом одного элемента эадержки, а входы элементов эадержкн соединены с выходами соответствующих элементов И, прн этом вход частотного демодул тора соединен со входом детектора качества. Источники информации, прин тые во внимание прн экспертизе 1. Бухвинер В. Е. Дискретные «жстемы в фазовых системах радиосв зи. М., Св зь, .. 1969, с. 98-105.The goal is achieved by the fact that a device for transmitting and receiving binary signals, containing on the transmitting side a source of information, the output of which is connected to the inputs. delay elements, a frequency modulator and a decision unit, and at the receiving side, a frequency demodulator, a quality detector, delay elements whose outputs are connected to the inputs of the registering unit, and a decision unit, and elements of the quality detector, whose output is connected, are entered on the transmitting side to the input of the decision block, the outputs of which are connected to the first inputs of the And elements, the outputs of which are connected to the inputs of the frequency modulator, the corresponding input of which is connected to the output of one delay element, and the outputs of the others The delay elements are connected to the second inputs of the And elements, while the output of the frequency modulator is connected to the input of the quality detector, on the receiving side introducing elements And, the first input of the first element And is connected to the first input of the second element And, the output of the quality detector and the input of the decision block, the outputs of which are connected to the first inputs of the corresponding elements And, the second inputs of which are connected to the input of the first element And, to the second input of which the first output of the frequency demodulator is connected, the second output of which 38 is connected to the second input of the second element I, the output of which is connected to the input of one delay element, and the inputs of the other delay elements are connected to the outputs of the corresponding elements AND, while the input of the frequency demodulator is connected to the input of the quality detector. FIG. 1 shows the structural electrical circuit of the transmitting side of the proposed device; in fig. 2 is a structural electrical circuit of the receiving side. A device for transmitting and receiving binary signals comprises, on the transmitting side, a source of information 1, delay elements 2-6, elements AND 7-10, a decider unit 11, a frequency modulator 12 and a quality detector 13, and on the receiving side a frequency demodulator 14 entered And 15 and 16 elements, quality detector 17, deciding unit 18, And 19-22 elements, delay elements 23-27, and recording unit 28. The device operates as follows. Information from source 1 of information is fed to the inputs of delay elements 2-6, which provide the formation of binary channels that are shifted relative to each other for the duration of one elementary symbol. The channel from the output of the delay element 6 provides the minimum delay time, called the base channel, to the input of the frequency modulator 12. In the initial state, when the effect of impulse noise or interruption of the communication channel, the decisive block AND connects .to the input of the frequency modulator 12 a binary channel from the output of the delay element 5 delayed relative to the base one for the duration of one elementary symbol by feeds and on element AND 10 of the control signal. If a line damage is registered in the communication line by the quality detector 13, the time duration is longer than one elementary character and striking the same symbols are two) separated by time binary channels, then the decisive block And after analyzing the duration of the damage disconnects the binary from the frequency modulator 12 input the channel from the output of the delay element 5 connects the binary channel with a longer delay time, which is transmitted after the effect of the interference and through which symbols, previously struck by interference. After the affected characters are transmitted to the communication line again, the decision unit I connects the binary channel from the output of delay element 5 to the input of frequency modulator 12. At the receiving side in the frequency demodulator 14, the frequency-massed signal is converted into two binary channels — the basic and delayed relative to the baseline, which are fed to the inputs of elements 15 and 16 that act as keys. The quality detector 17 registers the damages in the communication channel and excludes from the consideration symbols affected in the communication channel by supplying prohibitive signals to the inputs of the And 15 and 16 elements. Information about the communication channel damage from the output of the quality detector 17 is fed to the input of the deciding unit 18, which analyzes these lesions, and if they do not exceed the duration of one elementary character, then the resolving unit 18, using element And 22, connects the delayed channel to delay element 26, providing a constant delay value for the channel, Kept on transmission for the duration of one elementary character. In this case, the interference affects different characters in two separated in time binary channels, and the recording unit 28 fixes the sign of the received symbol by its unaffected value. If there are lesions in the communication channel that exceed the duration of one elementary symbol, the resolving unit 1 simultaneously with the resolving unit 14 connects the new delayed channel to its corresponding delay element, which ensures a constant delay for all binary channels. After recovering the affected information, the decisive block 18 simultaneously with the change of the delayed channel on the transmission gives permission to the input element And 22, i.e. returns the circuit to the initial state. The base channel from the output of the frequency demodulator 14 is fed through the element 16 to the element 27 of the delay and from its output to the input of the recording unit 28. The input signal of the receiver quality detector 17 is the forward channel transmission frequency and the input signal of the transmitter quality detector 13 may be the frequency of the reverse channel used in data transmission systems over telephone communication channels. The introduction of new elements can significantly improve the noise immunity of the device. Apparatus of the Invention A device for transmitting and receiving binary signals, containing on the transmitter side an information source whose output is connected to the inputs of the delay elements, a frequency modulator and a solver unit, and on the receiving side a frequency demodulator, a quality detector, delay elements whose outputs are 58 connected to the inputs of the registering unit, and the decisive unit, characterized in that, in order to increase the robustness, the elements AND and the quality detector are input on the transmitting side, the output is connected to the input A block whose outputs are connected to the first inputs of the And elements, the outputs of which are connected to the inputs of the frequency modulator, the corresponding input of which is connected to the output of one delay element, and the outputs of other elements of the terminal are switched to the second inputs of the And elements, while the output of the frequency modulator is connected with the input of the quality detector, at the receiving side, enter 1 elements AND, the first input of the first element AND is connected to the first input of the second element And, the output of the quality detector by the input of the decision unit, the outputs which are connected to the first inputs of the corresponding elements And, the second inputs of which are connected to the output of the primary element And, to the second input of which the first output of the frequency demodulator is connected, the second output of which is connected to the second input of the second element And, the output of which is connected to the input of one element of the terminal , and the inputs of the elements are connected to the outputs of the corresponding elements, And, the input of the frequency demodulator is connected to the input of the quality detector. Sources of information taken into account in the examination 1. Bukhviner V. Ye. Discrete signals in phase radio communication systems. M., Holy H .., 1969, p. 98-105.
ЛиниLini
cf/tiUcf / tiU
«s"S
ЧУChu