SU868612A1 - Digital frequency meter with vernier interpolation - Google Patents

Digital frequency meter with vernier interpolation Download PDF

Info

Publication number
SU868612A1
SU868612A1 SU802873946A SU2873946A SU868612A1 SU 868612 A1 SU868612 A1 SU 868612A1 SU 802873946 A SU802873946 A SU 802873946A SU 2873946 A SU2873946 A SU 2873946A SU 868612 A1 SU868612 A1 SU 868612A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
trigger
selector
Prior art date
Application number
SU802873946A
Other languages
Russian (ru)
Inventor
Виктор Николаевич Быков
Ремир Владимирович Коровин
Валентин Павлович Улитенко
Original Assignee
Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова filed Critical Харьковское Высшее Военное Командное Училище Им. Маршала Советского Союза Н.И.Крылова
Priority to SU802873946A priority Critical patent/SU868612A1/en
Application granted granted Critical
Publication of SU868612A1 publication Critical patent/SU868612A1/en

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

1one

Изобретение относитс  к электроизмерительной технике и может быть использовано при создании прецизионных цифровых частотомеров.The invention relates to electrical measuring technology and can be used to create precision digital frequency meters.

Известен цифровой измеритель частоты , отношени  двух частот и процентного отклонени  измер емой частоты от номинальной, содержащий входной формирователь, синхронизируемое запоминак цее устройство, ключ, основной счетчик импульсов, селектор периода измер емой частоты, нониусную схему отсчета дополнительных разр дов, образованную формирователем последовательности импульсов нониусной частоты, схемой совпадени , нониусным ключом и расширителем импульсов, а также счетчики дополнительных разр дов, при этом измеритель частоты снабжен линейным преобразователем длительности остаточных интервалов, схемой ИЛИ и коммутатором , причем входы линейного преобразовател  подключены к выходам расши ,рител  импульсов, входного формировател  и схемы совпадени , а выход через схему ИЛИ, второй вход которой подключен к выходу синхронизируемого запоминающего устройства формировани  временного измерительного интервала , подключен ко входу запуска формировател  последовательности импульсов нониусной частоты и через коммутатор, подключенный вторым входом к выходу нониусного ключа - ко входам счетчиком дополнительных разр дов riD A digital frequency meter, the ratio of two frequencies and the percentage deviation of the measured frequency from the nominal one is known, containing an input driver, a synchronized memory, a device, a key, a main pulse counter, a selector of a period of the measured frequency, a vernier reading circuit of additional bits formed by the driver of a vernier pulse frequency, coincidence circuit, vernier key and pulse expander, as well as counters for additional bits, while the frequency meter provides a linear converter for the duration of the residual intervals, an OR circuit and a switch, the inputs of the linear converter are connected to the outputs of the expander, the pulse generator, the input driver and the coincidence circuit, and the output through the OR circuit, the second input of which is connected to the output of the synchronous memory of the formation of the time measuring interval, connected to the start input of the driver of the pulse of the Vernier frequency and through a switch connected by the second input to the output of the Vernier the - counter to the inputs of the additional bits riD

Недостаток известного устройства - низка  точность измерени .A disadvantage of the known device is low measurement accuracy.

10ten

Наиболее близким к предлагаемому по техническому ранению  вл етс  цифровой частотомер с нониусной интерпол цией , содержащий генератор образцовой частоты, подключенный The closest to the proposed technical wound is a digital frequency meter with vernier interpolation, containing an exemplary frequency generator connected

15 через ключ синхронизации измерительного временного интервгша с импульсами измер емой частоты на выходе входного формировател  к блоку пересчета , выходы которого .соединены. 15 through the synchronization key of the measuring time interval with pulses of the measured frequency at the output of the input shaper to the conversion unit, the outputs of which are connected.

20 с входами схемы сравнени , другие входы которой соединены с выходами запоминакицего счетчика, а вход последнего через ключ селектора подключен к выходу ключа синхронизации, 20 with the inputs of the comparison circuit, the other inputs of which are connected to the outputs of the memory counter, and the input of the latter is connected via a selector key to the output of the synchronization key,

25 причем другой вход ключа селектора через селектор присоединен к выходу входного формировател , нониусный ключ, вход которого соединен с выходом блока сравнени , а выход - с кодовым входом пересчетного блока и25 wherein another selector key input is connected via a selector to the output of the input driver, a vernier key, the input of which is connected to the output of the comparison unit, and the output to the code input of the counting unit and

Входом блока сравнени  последовательностей , основной счетчик, соединенный через основной ключ с выходом входного формировател  и выходом пересчетного .блока, и нониусные счетчики по числу этапов интерполировани , при этом частотомер снабжен коммутатором и блоком управлени  пересчетом, включенным в цепь обратной св зи пересчетного блока, причем первый управл ющий вход его соединен с выходом пересчетной схемы а его второй управл ющий вход и управл ющий вход коммутатора подключены к выходу блока сравнени  опорно и нониусной последовательностей, при этом выход блока сравнени  кодов через нониусный ключ и когФ1утатор подключен к входу нониусных счетчиков ГзThe input of the sequence comparison unit, the main counter connected via the main key to the output of the input driver and the output of the counting block, and vernier counters according to the number of interpolation steps, the frequency meter being equipped with a switch and a counting control unit included in the feedback loop of the counting block, its first control input is connected to the output of the scaling circuit, and its second control input and the control input of the switch are connected to the output of the comparison and reference unit in this case, the output of the code comparison unit via the vernier key and the cofFlator is connected to the input of the Vernier Gz counters

Недостатком известного устройства  вл етс  сложность конструкции и низка  точность измерени  частоты.A disadvantage of the known device is the design complexity and low frequency measurement accuracy.

Цель изобретени  - повышение точности устройства.The purpose of the invention is to improve the accuracy of the device.

Указанна  цель достигаетс  тем, что в цифровой частотомер с нониусной интерпол цией, содержащий последовательно соединенные генератор образцовой частоты, ключ синхронизации , блок пересчета и блок сравнени , выход которого подключен к первому входу нониусного временного селектора, выход последнего соединен со вторым входом блока пересчета, с первым входом блока сравнени  последовательностей и с первым входом коммутатора, второй вход которого подключен к выходу блока сравнени  последовательностей, входной формирователь , выход которого соединен с вторым входом ключа синхронизации, с первым входом основного временного селектора и с вторым входом блока сравнени  последовательностей, запсадинаюадий счетчик, выходы которого подключены ко вторым входам блока сравнени , основнЬй счетчик, вход которого соединен с выходом основного временного селектора, второй вход которого подключен к второму входу нониусного временного селектора и к второму выходу блока пересчета, а также п нониусных счетчиков, подключейных к первым выходам комт татора , введен формирователь кодов периода, первый вход которого соединен с выходом входного формировател  , /второй его вход подключен к выходт| синхронизации, третьи входы - ко вторым выходам коммутатора , четвертый вход - к выходу блока сравнени  последовательностей, п тый вход - к входу основного счетчика, а выход формировател  кодов периода подключен к входу запоминающего счетчика.This goal is achieved by the fact that in a digital vernier interpolation frequency meter containing serially connected model frequency generator, a synchronization key, a conversion unit and a comparison unit, the output of which is connected to the first input of the Vernier time selector, the output of the latter is connected to the second input of the conversion unit with the first input of the sequence comparison unit and with the first input of the switch, the second input of which is connected to the output of the sequence comparison unit, the input driver, the output cat connected to the second input of the synchronization key, to the first input of the main time selector, and to the second input of the sequence comparison unit, a western counter, the outputs of which are connected to the second inputs of the comparison unit, the main counter, the input of which is connected to the output of the main temporary selector, the second input of which is connected a code generator was inserted to the second input of the vernier time selector and to the second output of the recalculation unit, as well as pnonius counters plugged into the first outputs of the switch period, the first input of which is connected to the output of the input shaper, / its second input is connected to the output | synchronization, the third inputs to the second outputs of the switch, the fourth input to the output of the sequence comparison unit, the fifth input to the input of the main counter, and the output of the period codes generator connected to the input of the memory counter.

Формирователь кодов периода выполнен в виде последовательно соединенных первого дополнительного временного селектора первого триггера, второго дополнительного временного селектора, первого дополнительного блока пересчета и второго дополнительного блока пересчета, последовательно соединенных второго триггера , третьего дополнительного временного селектора, элемента ИЛИ и третьего триггера, а также формировател  короткого импульса, вход которого соединен с вторым выходом первого триггера, причем выход формировател  короткого импульса подключен к второму входу третьего триггера, выход которого соединен с входом первого дополнительного временного селектора а вход элемента ИЛИ подключен к входу второго триггера.The shaper of the period codes is made in the form of the first additional time selector of the first trigger, the second additional time selector, the first additional conversion block and the second additional conversion block sequentially connected, the second trigger, the third additional time selector, the OR element and the third trigger, as well as the driver of the short pulse, whose input is connected to the second output of the first trigger, and the output of the driver short mpulsa connected to the second input of the third flip-flop, whose output is connected to the input of the first selector and the additional temporary input of the OR element is connected to the input of the second flip-flop.

Второй дополнительный блок пересчета формировател  кодов периода выполнен в виде последовательно соединенных счетной декады и дешифратора , последовательно соединенных первого блока задержки, блока запрета и второго блока задержки, причем вход счетной декады подключен к входу первого блока задержки, а выход дешифратора соединен с вторым входом блока запрета.The second additional recalculation unit of the period codes generator is made in the form of a serially connected counting decade and a decoder, the first delay unit, the prohibition unit and the second delay unit are connected in series, the input of the counting decade is connected to the input of the first delay unit, and the decoder output is connected to the second input of the prohibition unit .

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 блок-схема формировател  кодов периода; на фиг. 3 - блок-схема,второй пересчетной схемы формировател  кодов периода.FIG. 1 shows a functional diagram of the device; in fig. 2 is a block diagram of a period coder; in fig. 3 is a block diagram of a second scaling circuit of a period codes maker.

Частотомер с нониусной интерпол цией содержит генератор 1 образцовой частоты, ключ 2 синхронизации, блок 3 пересчета, блок 4 сравнени , нониусный временной селектор 5, входной формирователь 6, формирователь 7 кодов периода, запоминающий счетчик 8, основной временной селектор 9, нониусные счетчики 10-10, основной счетчик 11, коммутатор 12, блок 13 сравнени . В свою очередь формирователь 7 кодов периода состоит из временного селектора 14, триггеров 15 и 16, формировател  17 короткого импульса, временного селектора 18, пересчетных блоков 19 и 20 элемента 21 ИЛИ, временного селектора 22 и триггера 23, при этом пересчетный блок 20 содержит декаду 24, дешифратор 25, элемент 26 задержки, блок 27 запрета и элемент 28 задержки.The vernier interpolation frequency meter contains 1 exemplary frequency generator, synchronization key 2, conversion unit 3, comparison unit 4, vernier time selector 5, input driver 6, period code generator 7, memory counter 8, main time selector 9, vernier counters 10- 10, main counter 11, switch 12, comparison unit 13. In turn, the shaper 7 period codes consists of a temporary selector 14, flip-flops 15 and 16, a shaper 17 short pulse, a temporary selector 18, counters 19 and 20 of element 21 OR, a temp selector 22 and trigger 23, while the counters 20 contain a decade 24, a decoder 25, a delay element 26, a prohibition block 27 and a delay element 28.

Устройство работает следующим образом .The device works as follows.

В исходном состо нии, в которое схема переводитс  сигналгиии Сброс ключ 2, временной селектор 9 закрыты блок 3 и счетчики 8, 10 и 11 наход тс  в исходном нулевом состо нии.In the initial state, in which the circuit is signaled, the Reset key 2, the time selector 9 are closed, the block 3 and the counters 8, 10 and 11 are in the initial zero state.

Процесс измерени  начинаетс  с формировани  входным формирователем 6 nepBoio импульса входной измер емой частоты fу. Под действием этогоThe measurement process begins with the formation by the input driver 6 of the nepBoio pulse of the input measured frequency fy. Under the influence of this

импульса открываетс  ключ 2, через который импульсы с генератора 1 образцовой частоты начинают поступать на блок 3. Первый же импульс, поступающий на блок 3, образует на выходе его положительный потенциал, который открывает временной селектор 9. Через открытый временной селектор 9 импульсы со входного формировател  6 поступают на вход основного счетчика 11. Счетчик 11 насчитывает число целых периодов входного сигнала за некоторый образцовый временной интервал Т, формируемый блоком 3.the key 2 opens, through which the pulses from the generator 1 of the reference frequency begin to flow to block 3. The first pulse arriving at block 3 forms its positive potential at the output, which opens the time selector 9. Through the open time selector 9, pulses from the input shaper 6 arrive at the input of the main counter 11. Counter 11 counts the number of integer periods of the input signal for a certain exemplary time interval T formed by block 3.

Пока счетчик 11 подсчитывает количество указанных периодов,блок 20 формировател  7 кодов периода записывает в счетчик 8 код, соответствующий длительности 0,9 периода входной исследуемой частоты путем пропускани  на счетчик 8 импульсов с выхода ключа 2 в течение интервсша времени между двум  соседними импульсами на выходе входного фо ж ировател  6, а также путем делени  этого количества импульсов на соответствующем пересчетном блоке. По окончании формировани  блоком 3 временного интервала Т напр жение на выходе блока 3 прекргицаетс , в результате чего запираетс  временной селектор 9, прекраща  поступление импульсов на счетчик 11, и открываетс  временной селектор 5. Пересчетный блок 3 при этом возвращаетс  в исходное нулевое состо ние.While the counter 11 counts the number of specified periods, the unit 20 of the period codes generator 7 writes into the counter 8 a code corresponding to a period of 0.9 periods of the input frequency under investigation by passing 8 pulses from the output of the key 2 to the counter during the time interval between two adjacent pulses at the output of the input generator 6, as well as by dividing this number of pulses on the corresponding conversion unit. Upon completion of the formation by block 3 of the time interval T, the voltage at the output of block 3 is closed, with the result that time selector 9 is closed, stopping the flow of pulses to counter 11, and time selector 5 is opened. Converting unit 3 returns to its initial zero state.

Поскольку на пересчетный блок 3 продолжают поступать импульсы с ключа 2, пересчетный блок вновь начинает заполнухтьс  до тех пор, пока не наступит равенство кодов, записанных в пересчетный блок 3 и счетчик 8. В этот момент сигнал с выхода блока 4 сравнени  кодов, пройд  через временной селектор 5, возвращает в нулевое состо ние блок 3 и поступает на входы блока 13 сравнени  и коммутатора 12. Процесс заполнени  и сброса пересчетной схемы повтор етс , при этом на выходе временного селектора 5 формируетс  нониусна  последовательность , период повторени  которой за счет соответствующего кода в счетчике В равен 0,9 Т. Импульсы нониусной последовательности через коммутатор 12 поступают на вход первого нониусного счетчика 101 При совпа дении фаз опорной (Ту) и нониусной (0,9 Тх) последовательностей срабатывает блок 13 сравнени  и,воздейству  на коммутатор 12, подключает импульсы нониусной последовательности ко входу второго нониусного счетчика 10 . Одновременно ,сигнал с вьгхода блока 13 сравнени  поступает на формирователь 7 кодов периода, который добавл ет в счетчик 8 количество импульсов, соответствующее коду 0,09 TX, в результатеSince the counting unit 3 continues to receive pulses from the key 2, the counting unit again begins to fill up until the codes recorded in the counting unit 3 and the counter 8 become equal. At this moment the signal from the output of the code comparison unit 4 passes through the time code the selector 5 returns the block 3 to the zero state and enters the inputs of the comparator block 13 and the switch 12. The process of filling and resetting the scaling circuit repeats, with the output of the time selector 5 forming a vernier sequence, period the repetition of which due to the corresponding code in the counter B is equal to 0.9 T. The pulses of the vernier sequence through the switch 12 are fed to the input of the first vernier counter 101 When the phases of the reference (Tu) and vernier (0.9 Tx) sequences coincide, I act on the switch 12, connects the pulses of the Vernier sequence to the input of the second Vernier counter 10. At the same time, the signal from the input of the comparison unit 13 is fed to the generator 7 of the period codes, which adds to the counter 8 the number of pulses corresponding to the code 0.09 TX, as a result

чего код, записанный в счетчике 8, начинает соответствовать коду 0,99 ffthe code written in counter 8 begins to correspond to code 0.99 ff

В дальнейшем работа частотомера происходит аналогично. Путем сравнени  кодов блока 3 и счетчика 8 на выходе временного селектора 5 формируетс  нониусна  последовательность с периодом 0,99 Ту, импульсы которой поступают на нониусный счетчик Ю до момента совпадени  фаз опорной и нониусной последовательностей. In the future, the frequency counter operation is similar. By comparing the codes of block 3 and counter 8, the output of the temporary selector 5 forms a vernier sequence with a period of 0.99 Tu, the pulses of which arrive at the vernier counter Yu until the moment of coincidence of the phases of the reference and vernier sequences.

o После этого в счетчик 8 добавл етс  код, соответствующий 0,009 Т и нова  нониусна  последовательность коммутируетс  на вход нониусного счетчика 10.o Thereafter, a code corresponding to 0.009 T is added to counter 8 and a new vernier sequence is switched to the input of vernier counter 10.

5five

Сравнение опорной и нониусной последовательностей по изменению фазы следовани  импульсов одной последовательности относительно другой исключает необходимость в фор0 мировании строго определенной длительности импульсов одной из последовательностей . Кроме того, использование одного формировател  нониусных последовательностей дл  всех этапов интерпол ции в сочетании с неиз5 менным пересчетньм блоком 3 и измен емым . кодом в счетчике 8, существенно упрощает устройство, значительно уменьшает объем оборудовани  и приводит к повышению точности из0 мерени .Comparison of the reference and vernier sequences by changing the phase of the following pulses of one sequence relative to another eliminates the need to form a strictly defined pulse duration of one of the sequences. In addition, the use of a single vernier sequence generator for all interpolation stages in combination with an unchanged recalculated block 3 and a variable one. The code in the meter 8 significantly simplifies the device, significantly reduces the amount of equipment and leads to an increase in measurement accuracy.

Работа формировател  7.кодов периода (фиг.2) происходит следующим образом.The work of the generator 7. period codes (figure 2) is as follows.

В исходном состо нии после подачи In the initial state after filing

5 сигнала Сброс триггер 23 держит открытым временной селектор 22, триггер 16 держит закрытым временной селектор 14, счетный триггер 15, держит закрытые временной селектор 18, 5 signals Reset trigger 23 keeps the time selector 22 open, trigger 16 keeps the time selector 14 closed, counting trigger 15 holds the time selector 18 closed,

0 а пересчетный блок 19 (по соответствующему сигналу с коммутатора 12) имеет коэффициент пересчета равный 1. Второй блок 20 имеет коэффициент пересчета 0,9.0 and the conversion unit 19 (according to the corresponding signal from the switch 12) has a conversion factor of 1. The second unit 20 has a conversion factor of 0.9.

5five

Первый же импульс измер емой последовательности , поступившей с временного селектора 9, проходит через временной селектор 22. При этом он перебрасывает триггер 23, запирающий The first pulse of the measured sequence, received from the temporary selector 9, passes through the temporary selector 22. At the same time, it flips trigger 23, locking

0 временной селектор 22, и через элемент 21 перебрасывает триггер 16, в результате чего открываетс  вре;менной селектор 14. Импульс с выхода входного формировател  6 поступает 0 time selector 22, and through element 21 flips trigger 16, as a result of which temporary selector 14 is opened. An impulse from the output of input driver 6 enters

5 на счетный триггер, перебрасывает его и начинает формировать на его выходе пр моугольный импульс, равный периоду TX. Этот импульс открывает временной селектор 18, в результате чего на выходе пересчетного блока 20 5 to the counting trigger, flips it and begins to form at its output a rectangular pulse equal to the period TX. This pulse opens the time selector 18, resulting in the output of the conversion unit 20

0 имеютс  импульсы, поступающие с ключа 2 с общим коэффициентом пересчета 0,9. После поступлени  через временной селектор 14 следующего импульса с формировател  6, триггер 15 пере50 there are pulses coming from key 2 with a total conversion factor of 0.9. After the next pulse arrives from shaper 6 through time selector 14, trigger 15 and 5

брасываетс , запираетс  временной селектор 18, прекраща  формирование кодов в счетчике 8, через формирователь 17 короткого импульса перебрасывает триггер 16 и запирает временной селектор 14.The time selector 18 is thrown, locked, the codes forming in the counter 8 is stopped, the trigger 16 is thrown through the short pulse shaper 17 and the time selector 14 is locked.

После первого срабатьшани  блока 13 сравнени  коммутатор 12 мен ет свое состо ние, обеспечива  изменение коэффициента пересчета блока 19 с 1 до 10, а сам импульс блока 13 сравнени  через элемент 21 воздействует на триггер 16 и вновь открывает временной селектор 14. Два очередных импульса формировател  6 заставл ют триггер 15 на длительность периода Т, & гкрыть временной селектор 18, через который импульсы образцово частоты поступают на пересчетные блоки 19 и 20. Поскольку общий коэффициент пересчета теперь равен 0,09, то число импульсов на выходе блока 20 соответствует коду О, 0,09 Т. В дальнейшем схема работает аналогично . Кс1ждое новое срабатывание блока 13 сравнени  увеличивает коэффициент пересчета блока 19 в дес ть раз, благодар  чему блок 19 может быть сформирован из соответствующего количества счетных декад.Работа пересчетного блока 20 (фиг.З) с коэффициентом пересчета 0,9 происходит следующим образом.After the first comparison block 13, the switch 12 changes its state, changing the conversion factor of block 19 from 1 to 10, and the pulse of the comparison block 13 through element 21 acts on the trigger 16 and reopens the time selector 14. Two next pulse of the imager 6 trigger 15 for a period T, & cover the time selector 18, through which pulses of exemplary frequencies arrive at counting blocks 19 and 20. Since the total counting factor is now 0.09, the number of pulses at the output of block 20 corresponds to the code O, 0.09 T. In the future, the circuit works similarly. X1 each new operation of the comparison unit 13 increases the conversion factor of unit 19 by ten times, so that unit 19 can be formed from a corresponding number of decimal counts. The operation of conversion unit 20 (Fig. 3) with a conversion factor of 0.9 occurs as follows.

В данной схеме элемент 26 задержки осуществл ет згщержку импульсов на врем , равное примерно половине периода следовани  импульсов генератора 1 образцовой частоты. Элемент 28 задержки осуществл ет задержку импульсов на врем , превышающее длительность периода.тех же сигналов. Дешифратор 25 вырабатывает на своем выходе напр жение при насчете декадой 24 дев ти импульсов после нулевого состо ни . Таким образом, каждые дев ть импульсов из дес ти со входа пересчетно о блока поступают с некоторой задержкой на ее выход, а дес тый, импульс не пропускаетс  блоком 27, который запираетс  сигналом с дешифратора 25.In this scheme, the delay element 26 generates a pulse for a time equal to about half the pulse period of the oscillator 1 of exemplary frequency. The delay element 28 delays the pulses by a time longer than the duration of the period. The same signals. The decoder 25 produces a voltage at its output for about a decade and 24 nine pulses after the zero state. Thus, every nine pulses from the ten from the input, in terms of a block, arrive with some delay at its output, and the tenth, the pulse is not transmitted by the block 27, which is locked by a signal from the decoder 25.

Таким образом/ введение в цифровой частотомер с нониусной интерпол цией формировател  кодов периода позвол ет упростить устройство и приводит к повышению точности измерени .Thus, the introduction into a digital frequency meter with vernier interpolation of a shaper of period codes simplifies the device and leads to an increase in measurement accuracy.

формула изобретени invention formula

Claims (3)

1. Цифровой частотомер с нониусной интерпол цией, содержащий последовательно соединенные генератор образцовой частоты, ключ синхронизации , блок пересчета и блок сраэнени , выход которого подключен к первому входу нониусного временного селектора, выход последнего соединей со вторым вхЪдом блока пересчета , с первым входом блока сравнени  последовательностей и с первым входом коммутатора, второй вход которого подключен к выходу блока сравнени  последовательностей, входной формирователь, выход которого соединен с вторым входом ключа синхронизации , с первым входом основного временного селектора, и с вторым входом блока сравнени  последовательностей , запоминающий счетчик, выходы , которого подключены ко вторым входам блока сравнени , основной счетчик, вход которого соединен с выходом основного временного селектора , второй вход которого подключен ко второму входу нониусного временного селектора и к второму выходу блока пересчета, а также п нониусных счетчиков, подключенных к первым выходам коммутатора, отличающийс  тем, что, с целью повышени  точности в него введен формирователь кодов периода, первый вход которого соединен с выходом входного формировател , второй его вход подключен к выходу ключа синхронизации, третьи входы - к вторым выходам коммутатора , четвертый вход - к выходу блока сравнени  последовательностей, п тый вход - к входу основного счетчика , а выход формировател  кодов периода подключен к входу запоминающего счетчика.1. Digital frequency meter with vernier interpolation, containing serially connected model frequency generator, synchronization key, conversion unit and match unit whose output is connected to the first input of the Vernier time selector, output of the last connection with the second input of the conversion unit, with the first input of the sequence comparison unit and with the first input of the switch, the second input of which is connected to the output of the sequence comparison unit, the input driver, the output of which is connected to the second input key synchronization, with the first input of the main time selector, and with the second input of the sequence comparison unit, a memory counter, outputs that are connected to the second inputs of the comparison unit, the main counter, the input of which is connected to the output of the main time selector, the second input of which is connected to the second input of the Vernier time selector and to the second output of the recalculation unit, as well as pnonius counters connected to the first outputs of the switch, characterized in that, in order to improve the accuracy, in shaper of period codes, the first input of which is connected to the output of the input shaper, its second input is connected to the output of the synchronization key, the third inputs to the second outputs of the switch, the fourth input to the output of the sequence comparison unit, the fifth input to the input of the main counter, and the output The driver of the period codes is connected to the input of the memory counter. 2.Частотомер по п.1, отличающийс  тем, что формирователь кодов периода выполнен в виде последовательно соединенных первого дополнительного временного селектора первого триггера, второго дополнительного временного селектора, первого дополнительного блока пересчета и второго дополнительного блока пересчета , последовательно соединенных второго триггера, третьего дополнительного временного селектора, элемента ИЛИ и третьего триггера,2. A frequency meter according to claim 1, characterized in that the period code generator is made in series of the first additional time selector of the first trigger, the second additional time selector, the first additional counting unit and the second additional conversion unit, serially connected by the second trigger, the third additional temporary selector the selector, the OR element and the third trigger, а также формировател  короткого импульса , вход которого соединен с вторым выходом первого триггера, причем выход формировател  короткого импульса подключен к второму входу третьего триггера, выход которого соединен с входом первого дополнительного временного селектора, а элемента ИЛИ подключен к входу второго триггера.as well as a short pulse shaper, the input of which is connected to the second output of the first trigger, the short pulse shaper output being connected to the second input of the third trigger, the output of which is connected to the input of the first additional time selector, and the OR element is connected to the second trigger input. 3.Частотомер по п.2, отличающийс  тем, что второй дополнительный блок пересчета формировател  кодов периода выполнен в виде последовательно соединенных счетной декады и де1;ифратора, последовательно соединенных первого блока задержки ,, блока запрета и второго блока задержки, причем вход счетной декады подключен к входу первого блока задержки , а выход дешифратора соединен с вторым входом блока запрета.3. The frequency meter according to claim 2, characterized in that the second additional recalculation unit of the period codes generator is made in the form of serially connected counting decade and de1; to the input of the first delay unit, and the output of the decoder is connected to the second input of the prohibition unit. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1.Авторское свидетельство СССР W468180, кл. G. 01 R 23/10, 11.07.73.1. Authors certificate of the USSR W468180, cl. G. 01 R 23/10, 07.07.73. 2.Авторское свидетельство СССР 1 365660, кл. G 01 R 25/00, 28.06.71.2. The author's certificate of the USSR 1 365660, cl. G 01 R 25/00, 28.06.71.
SU802873946A 1980-01-21 1980-01-21 Digital frequency meter with vernier interpolation SU868612A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802873946A SU868612A1 (en) 1980-01-21 1980-01-21 Digital frequency meter with vernier interpolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802873946A SU868612A1 (en) 1980-01-21 1980-01-21 Digital frequency meter with vernier interpolation

Publications (1)

Publication Number Publication Date
SU868612A1 true SU868612A1 (en) 1981-09-30

Family

ID=20874065

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802873946A SU868612A1 (en) 1980-01-21 1980-01-21 Digital frequency meter with vernier interpolation

Country Status (1)

Country Link
SU (1) SU868612A1 (en)

Similar Documents

Publication Publication Date Title
US3505594A (en) Interpolating time interval counter with course count ambiguity eliminating means
SU868612A1 (en) Digital frequency meter with vernier interpolation
US3444462A (en) Logic network and method for use in interpolating time interval counters
SU1437829A2 (en) Digital meter of time intervals
SU788016A1 (en) Digital frequency meter
SU900214A1 (en) Two channel phase comparator
US3383498A (en) Digital circuit
SU365660A1 (en) DIGITAL FREQUENCY METER WITH NONIUS INTERPOLATION
SU650227A1 (en) Combined method of converting time interval value into digital code
SU1128189A1 (en) Wide-limit digital phase meter
SU1647845A1 (en) Pulse frequency converter
SU661491A1 (en) Time interval digital meter
SU488163A1 (en) Digital phase meter
SU714301A1 (en) Radio pulse frequency meter
SU970258A1 (en) Digital phase meter
SU711535A1 (en) Time interval meter with automatic stabilization of the threshold and transformation coefficient
RU2125736C1 (en) Vernier meter of time interval sequence
SU479048A1 (en) Digital frequency meter
SU759980A1 (en) Digital phase meter
SU553629A1 (en) Integrator
SU918933A1 (en) Device for measuring time intervals
SU892334A1 (en) Low frequency digital meter
SU875328A1 (en) Two-scale time interval meter
SU479047A1 (en) Electronic counting pulse frequency meter
SU748281A1 (en) Digital phase meter