SU860081A1 - Статистический анализатор - Google Patents

Description

(54) СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР Изобретение относитс  к статистическому анализу и может быть использовано при ускоренных испытани х динамической нагруженности транспорт ных средств, двигателей, буровых установок и других механических устройств , а также в р де области инфор мационно-измерительной и контрольной техники. Известно устройство дл  анализа размахов, содержащее амплитудно-временной модул тор, вычитающее устройство , схему задержки, накопитель, амплитудно-временной преобразователь усилитель-ограничитель, временной анализатор, триггер, генератор такто вых импульсов, схему антисовпадений l . Наиболее близок к предлагаемому статистический ангшизатор дл  определени  функций распределени  размахов , содержсшшй преобразователь ана. лог-код, ключи записи максимумов, регистр максимумов, блок вычитани , блок задержки, регистр минимумов, ключи записи минимумов, блок выделени  экстремумов, ждущий мультивибратор , элемент задержки, дешифратор, блок схем И, регистратор 2. Общий недостаток указанных устройств - регистраци  всех разма5сов, обусловленна  алгоритмом их работы, что приводит к завышению погрешности определени  искомых характеристик. Цель изобретени  - повышение точности измерений за счет сокращени  избыточности регистрируемой информации . Поставленна  цель достигаетс  тем, что в статистический анализатор , содержащий элемент задержки, переключатель, блок регистрации, аналого-цифровой преобразователь, информационный вход которого  вл етс  ВХОДОМ анализатора,а выход соединен с информадионными входами регистра максимумов, регистра минимумов и блока выделени  экстремумов, выходы которого подключены к первым входам соответственно первого и второго элементов И, выходы которых подключены соответственно :к входамзаписи регистра максимумов и регистра минимумов, синхронизирующий вход блока вьшелени  экстремумов соединен с первым выходом блока синхронизации , второй выход которого подключен к синхронизирующему взводу аналогоцифрового преобразовател , введены

формирователь импульсов, блок формировани  кода, дискриминатор разности и блок установки уровн  ограничени , выход которого соединен с первым информационным входом дискриминатора разности, вход опроса которого подключен к выходу элемента задержки , вход которого соединен с первым подвижным контактом переключател , первые размыкаквдий и замыкагаций контакты которого соединены соответственно с первым и вторым выходами блока выделени  экстремумов, При этом первый выход дискриминатора разности соединен со подвижным контактом переключател , вторые размыкающий.и замыкающий контакты которого подключены к вторым входам соответственно первого и второго элементов И, второй выход дискриминатора разности через формирователь импульсов соединен с первым входом блока регистрации, второй вход которого соединен со вторым информационным входом дискриминатора разности и выходом блока формировани  кода, первый и второй входы которого подключены к выходам соответственно регистра максимумов и регистра минимумов .

Структурна  схема анализатора изображена на чертеже.

Анализатор включает аналого-цифровой преобразователь 1, блок 2 вьщелени  экСгтремумов, регистр 3 максимумов , регистр 4 минимумов., блок 5 формировани  кода (текущего размаха, блок 6 регистрации, дискриминатор 7 разности,блок 8 установки уровн  ограничени , элементы И 9 и 10, переключатель 11, элемент 12 задержки,ri формирователь 13 импульсов и блок 14 синхронизации.., .

Источник исследуемого сигнала подключен к выходу аналого-цифрового преобразовател  1, выходы которого соединены с входами блока 2 выделени  экстремумов, регистра 3 максимумов и регистра 4 минимумов. Выходы регистров 3 и 4 подсоединены к блоку 5 формировани  кода, причем выходы последнего соединены с блоком б регистрации и с дискриминатором 7 разности, который подключен также к блоку 8 установки уровн  ограничител . Выходы блока 2 выделени  экстремумо: соединены непосредственно с одними из входов элементов И 9 и 10, а переключатель 11, а и элемент 12 задержки - с входом дискриминатора 7 разности. Один выход последнего через формирователь 13 подключен к блоку б регистрации, а другой через переключатель 11, о - ко вторым входам элементов И 9 и 10, выходы котОЕ 1х соединены с регистрами 3 и 4 Максимумов и минимумов соотт ветственно. Выходы блока 14 синхронизации подключены к аналого-цифровому преобразователю 1 и блоку 2 выделени  экстремумов.

Анализатор имеет два режима рабоы , определ емые переключателем 11. В положении I переключател  анализиуютс  размахи от минимумов (-) к аксимумам (, а в положении I - размахи R..

Рассмотрим работу анализатора в первом режиме. В исходном состо нии егистры 3 и 4 и блок б регистрации обнулены. Исследуемый процессе х (-fe) с помощью аналого-цифрового преобразовател  (АЦП) 1 непрерывно с периоом выборки, определ емым блоком 14 синхронизации, преобразуетс  в код. Кодовые значени  процесса анализирутс  в блок 2 выделени  экстремумов. л  исключени  вли ни  переходных роцессов моменты аналого-цифрового преобразовани  и формировани  импульсов экстремумов разнесены во времени (шины блока 14). При достижении процессом минимума на выходе - блока 2 формируетс  импульс, который, пройд  через открытый элемент И 10, Осуществл ет запись минимального значени  Н в регистр минимумов 4. Импульсом максимума, снимаемым с выхода + блока 2 и прошедшим через элемент И 9, максимальное значение Н. записываетс  в регистр максимумов 3. Значени  максимума и минимума поступают на блок

5формировани  кода, на выходах которого действует код разности R-ц.

Иц.-И. Блок 5 может быть выполнен, например, на потенциальных полусумMajopax . Импульсом максимума, прошедшим через переключатель 11, сз и элемент 12 задержки, опрашиваетс  % дискриминатор 7 разности, который сравнивает код текущего размаха R с кодом Я о/ поступакнцим с выходов блока 8 установки уровн  ограничени . При превышении кода текущего размаха уровн  ограничени  ( R-.7Ro) по шине дискриминатора 7 вырабатываетс  импульс, который, пройд  через формирователь 13, осуществл ет запись значени  размаха блок

6регистрации. Если R-4: 5 RO о регистрации размаха не происходит,

а на шине дискриминатора 7 разности по вл етс  потенциал, который, пройд  через переключатель 11, d ,. закрывает элемент И 10. В результате следующее минимальное значение в регистр 4 не записываетс , т.е . пропускаетс . Очередным импульсом максимума новое значение Н записываетс  в регистр 3 и производитс  опрос дискриминатора 7 разности. В случае, если новое значение Л-+ RO , то оно регистрируетс , и запрет с элемента И 10 снимаетс . Если же вновь Ч-+ R о t то пропускаетс  еще один

Claims (1)

1. Формула изобретения

   Статистический анализатор,’ содержащий элемент задержки, переключатель, блок регистрации, аналогоцифровой преобразователь, информационный вход которого является входом анализатора, а выход соединен с информационными входами регистра максимумов, регистра минимумов и блока выделения экстремумов, выходы которого подключены к первым входам соответственно первого и второго элементов И, выходы которых подклю. чены соответственно к входам записи регистра максимумов и регистра ми- ции, второй выход которого подключен к синхронизирующему входу Аналого-цифрового преобразователя, о т личаю.щийс я тем, что, с целью повышения точности, он содержит формирователь импульсов, блок формирования кода, дискриминатор разности и блок установки уровня ограничения, выход которого соединен с первым информационным входом дискриминатора разности, вход опроса которого подключён к выходу элемента задержки, вход которого соединен с первым подвижным контактом переключателя, первые размыкающий и замокающий контакты которого соединены соответственно с первым и вторым выходами блока выделения экстремумов, при этом первый выход дискриминатора разности соединен go вторым подвижным контактом переключателя, вторые размыкающий и замыкающий контакты которого подключены к вторым входам соответственно первого и второго элементов И, второй выход дискриминатора разности через формирователь импульсов соединен с первым входом блока регистрации, второй вход которого соединен со вторым информационным входом дискриминатора разности и-выходом блока формирования кода, первый и второй входы которого подключены к выходам соответственно регистра максимумов и регистра минимумов.