SU858004A1

SU858004A1 - Matrix registering device

Info

Publication number: SU858004A1
Application number: SU792837108A
Authority: SU
Inventors: Леонид Михайлович Петров; Виктор Николаевич Смирнов
Original assignee: Специальное Конструкторское Бюро Завода Электротехнических Машин
Priority date: 1979-10-29
Filing date: 1979-10-29
Publication date: 1981-08-23

Description

Изо&ретениеотноситс к области автоматики и может быть использовано при автоматизированном контроле правильности электрического монтажа кабелей , узлов, блоков и стоек радиоэлектронного оборудовани , а также печатных плат-.The invention relates to the field of automation and can be used for the automated control of the correctness of the electrical installation of cables, assemblies, blocks and racks of electronic equipment, as well as printed circuit boards.

Известен матрич ный регистратор гальванических св зей, содержащий блоки координатных к.пючей и две транзисторные матрицы, при этом базы транзисторов каждой матрицы с помощью горизонтальных координатных шин подключены к выходам соответствующих блоков .координатных ключей, а коллекторы транзисторов первой транзисторной матрицы, объединенные вертикальными координатными шинами, соединены с выходами блока координатных ключей, в котором коллекторы транзисторов объединены и подключены к первой выходной клемме регистратора, эмиттеры транзисторов второй матрицы,объединенные вертикальными координатными шинами, подсоединены к выходам блока координатных ключей, в котором эмиттеры транзисторов объединены и подключены к второй выходной клемме регистратора ЧНедостаток этого регистратора в том, что он не позвол ет реализовать алгоритм контрол кажда точка - с группой точек, что значительно снижает производительность устройств контрол , раборгак цих в комплексе с этим регистратором.A known matrix recorder of galvanic connections, containing blocks of coordinate plugs and two transistor arrays, with the bases of the transistors of each matrix using horizontal coordinate buses connected to the outputs of the corresponding coordinate keys, and the collectors of the transistors of the first transistor matrix connected by vertical coordinate buses connected to the outputs of the block of the coordinate keys, in which the collectors of transistors are combined and connected to the first output terminal of the recorder, emitters t The second transistors of the second matrix, connected by vertical coordinate buses, are connected to the outputs of the block of coordinate keys, in which the emitters of the transistors are combined and connected to the second output terminal of the recorder. The disadvantage of this recorder is that it does not allow the algorithm to control each point - with a group of points; Significantly reduces the performance of the control devices, the work center in combination with this recorder.

Наиболее близким по технической сущности к данному изобретению вл 10 етс матричный регистратор, в котором одни блоки координатных ключей содержат дополнительные ключи, а перва и втора транзисторные матрицы содержат дополнительные транзисторы,эмит 5 теры которых подключены к дополнительным кл1эчам одних блоков координатных ключей, а базы и коллекторы дополнительных транзисторов соединены соответственно с другими блоками The closest to the technical essence of this invention is a 10 matrix recorder, in which some blocks of coordinate keys contain additional keys, and the first and second transistor arrays contain additional transistors, the emit 5 of which are connected to additional keys of some blocks of coordinate keys, and the bases and collectors of additional transistors are connected, respectively, with other blocks

20 координатных ключей и с базами транзисторов соответствующих транзисторных матриц f23.20 coordinate keys and with the bases of transistors of the corresponding transistor matrices f23.

Недостаток - сложность регистратора .The disadvantage is the complexity of the recorder.

25 Цель изобретени - упрощение матричного регистратора.25 The purpose of the invention is to simplify the matrix recorder.

Поставленна цель достигаетс тем, что в матричном регистре содержащем . блоки горизонтальных координатныхThe goal is achieved by the fact that the matrix register contains. horizontal coordinate blocks

30 ключей и дв блока вертикальных координатных ключей, дополнительные ключ и две транзисторные матрицы включающие несколько секций, состо щих из чеек, кажда из которых содержит транзисторы,/объединенные в группы, причем число транзисторов в группе определ етс числом входов блоков горизонтальных координатных ключей, а число транзисторов в каждой группе числом входов блоков вертикальных координатных ключей, в каждой группе базы транзисторов через резисторы подключены к соответствующей горизонталной шине, причем в первой транзисторной матрице одноименные транзисторы каждой группы коллекторами подключены к соответствующей вертикальной шине, соединенной с соответствующим выходом первого блока вертикальных координатных ключей, транзисторы которого коллекторами подключены к первой клемме матричного регистратора , а во второй транзисторной матрице одноименные транзисторы каждой группы подключены эмиттерами к соответствующей вертикальной шине, соединенной с соответствукадим выходом второго блока вертикальных координатных ключей, транзисторы которого эми- терами подключены к второй клемме матричного регистратора, каждый из транзисторов обоих блоков горизонтальных координатных ключей подключен коллектором через резистор к положительному полюсу источника питани , а через первый дополнительный резистор - к базе соответствующего дополнительного транзистора, а эмиттером - к отрицательному полюсу источника питани , два блока вертикальных координатных ключей подключены к соответствующим вертикальным координатным шинам нескольких секций транзисторных матриц, колпекторы транзисторов дополнительных ключей подключены к положительному полюсу источника питани , а эмиттеры - к коллекторам дополнительных транзисторов , эмиттеры которых соединены с соответствующими горизонтальными шинами , а через вторые дополнительные резисторы - с минусом источника питани .30 keys and two blocks of vertical coordinate keys, an additional key and two transistor arrays comprising several sections consisting of cells, each of which contains transistors / combined into groups, the number of transistors in a group being determined by the number of inputs of blocks of horizontal coordinate keys, and the number of transistors in each group by the number of inputs of blocks of vertical coordinate keys, in each group of the base of transistors through resistors are connected to the corresponding horizontal bus, and in the first transistor An oriental matrix of the same transistors of each group of collectors is connected to the corresponding vertical bus connected to the corresponding output of the first block of vertical coordinate keys, whose transistors are connected to the first terminal of the matrix recorder by collectors, and in the second transistor matrix of the same transistors of each group are connected by an emitter to the corresponding vertical bus connected with the correspondence of the output of the second block of vertical coordinate keys, the transistors of which They are connected to the second terminal of the matrix recorder, each of the transistors of both blocks of horizontal coordinate keys is connected to the base of the corresponding additional transistor through a resistor to the positive pole of the power source, and two to the base of the first additional resistor. block of vertical coordinate keys are connected to the corresponding vertical coordinate buses of several sections of transistor arrays; Additional keys are connected to the positive pole of the power source, and the emitters are connected to the collectors of additional transistors, the emitters of which are connected to the corresponding horizontal buses, and through the second additional resistors - to the minus power source.

На фиг. 1 дана блок-схема матричного регистратора; на фиг. 2 - функциональна схема одной секции первой транзисторной матрицы на фиг. 3 функциональна схема одной секции второй транзисторной матрицы.FIG. 1 is a block diagram of a matrix recorder; in fig. 2 is a functional diagram of one section of the first transistor array in FIG. 3 is a functional diagram of one section of the second transistor array.

Схема содержит первый блок 1 вертикальных координатных ключей, первы блок 2 горизонтальных координатных ключей, дополнительные ключи 3 перво транзисторной матрицы, второй блок 4 вертикальных координатных ключей, второй блок 5 горизонтальных координатных ключей дополнительные ключи 6 второй транзисторной матрицы, чейки 7 и 8 первой и второй транзисторных матриц, дополнительные транзисторм 9.The scheme contains the first block 1 vertical coordinate keys, the first block 2 horizontal coordinate keys, additional keys 3 of the first transistor matrix, the second block 4 of vertical coordinate keys, the second block 5 horizontal coordinate keys additional keys 6 of the second transistor matrix, cells 7 and 8 of the first and second transistor matrix, additional transistor 9.

Устройство работает следующим образом .The device works as follows.

При использовании матричного регистратора гальванических св зей в устройствах автоматизированного контрол правильности монтажа входы первых блоков 1 и 2 координатных ключей и входы дополнительных ключей 3 подключаютс соответственно к вьоходам дешифраторов единиц, дес тков и сотен счетчиков адресов точек первой матрицы, а входы вторых блоков 4 и 5 координатных ключей и входы дополнительных ключей 6 - соответственно к выходам дешифраторов единиц,дес тков и сотен счетчиков адресов точек второй матрицы.When using a matrix recorder of galvanic couplings in devices for automated control of correctness of installation, the inputs of the first blocks 1 and 2 of the coordinate keys and the inputs of additional keys 3 are connected to the decoder units, tens and hundreds counters of addresses of the first matrix points, and the inputs of the second blocks 4 and 5, respectively. coordinate keys and inputs of additional keys 6 — respectively, to the outputs of the decoders of units, tens and hundreds of counters of addresses of points of the second matrix.

Устройство, в комплексе с которым работает описываемый регистратор, включает определенные координатные ключи или группу ключей. При этом на выходах выбранных в блоках 2 и 5 горизонтальных ключей по вл етс отпирающее напр жение +Е, которое через токозадающие резисторы подаетс на базы дополнительных транзисторов 9. Дополнительные ключи 3 и 6 подают потенциал от источника +E-I на коллекторы дополнительных транзисторов выбранной секции. Последние открываютс и передают открывающий потенциал в горизонтальные шины выбранной секции Одновременно в блоках вертикальных координатных ключей 1 и 4 открываютс вертикальные координатные ключи,создава цепь дл прохождени тока.The device, in conjunction with which the described registrar works, includes certain coordinate keys or a group of keys. At the same time, at the outputs of the horizontal switches selected in blocks 2 and 5, an unlocking voltage + E appears, which through current-supplying resistors is fed to the bases of additional transistors 9. Additional keys 3 and 6 feed the potential from the + E-I source to the collectors of additional transistors of the selected section. The latter open and transfer the opening potential to the horizontal tires of the selected section. At the same time, vertical coordinate keys are opened in blocks of vertical coordinate keys 1 and 4, creating a circuit for the passage of current.

Claims

Suppose that in the first matrix the coordinate buses are selected, and the additional bus Zjt, and in the second matrix all coordinate buses X and Y and additional buses Z are selected. At the same time, in the first matrix, one transistor is open, located in the ETS section at the intersection of the buses and Y, and in the second matrix - all transistors. If there is a galvanic connection between the contact to which the open transistor of the first matrix is connected, and one or more contacts connected to the open transistors of the second matrix, a current path from the first output terminal through the corresponding switch of block 1, the coordinate bus, open transistor appears the first matrix, the circuit under test, the open transistor of the second matrix connected to this circuit, the coordinate bus to which this transistor is connected and which through one of the keys of block 4 is connected to the second output terminal. Having detected the galvanic connection of the points of the first matrix with the points of the second matrix, the device controlling the recorder goes to search for a link inside the section of the second matrix, thus choosing all the X and Y coordinate tires and one additional bus ig. , In the absence of galvanic connection of the point of the first matrix with the points of the selected section of the second matrix, the control device connects the next section. When a galvanic connection is detected, the points of the first matrix with at least one point and the selected section of the second matrix begin the search for the connection within the tens of this section, for which all coordinate lines U, one coordinate line X and one additional tire Z are selected. In connection with the point of the first matrix with a POINT in the selected ten of a certain section, the next ten points of this section of the second matrix are connected. If a galvanic connection is detected, the points of the first matrix with a point in the selected ten of this section, the recorder control device starts searching for a specific point of the second matrix, subsequently connecting the Y coordinate buses when one coordinate bus X and one additional bus 2 are turned on. Thus, The proposed matrix recorder of galvanic connections realizes the search for galvanically connected points of mounting of the tested product using an accelerated algorithm; each point has a group of points. Load element ( a resistor, indicator, etc.) may be connected between the first output terminal and the positive pole of the source of the collector voltage. The negative pole is connected to the second output terminal of the matrix recorder of galvanic couplings. The implementation of the matrix recorder according to the proposed scheme greatly simplifies the known devices, makes it possible to use only sources for supplying additional transistors, coordinate and other keys. The use of this matrix registrar of the national economy gives the economic effect of the reduction - the cost of its manufacture. The invention includes a matrix recorder containing two blocks of horizontal coordinate keys and a block of vertical coordinate keys, additional keys and two transistor arrays including several sections consisting of cells, each of which contains transistors combined in groups, the number of which is determined by the number of inputs blocks of horizontal coordinates KJIUchey, and the number of transistors in each group - the number of input blocks of vertical coordinate keys, in each group of transistors base through resistors n connected to the corresponding horizontal bus, in the first transistor matrix of the same transistors of each group the collectors are connected to the corresponding vertical bus connected to the corresponding output of the first block of vertical coordinate keys, whose transistors are connected to the first terminal of the matrix recorder, and in the second transistor matrix of the same transistors each the groups are connected by emitters to the corresponding vertical bus connected to the corresponding output of the watt The second block of vertical coordinate to soils, the transistors of which are connected to the second terminal of the matrix recorder by emitters, each of the transistors of both blocks of horizontal coordinate switches is connected to the base of the power supply through a resistor through a resistor to the base of the additional additional resistor, and emitter - to the negative pole of the power source, characterized in that, in order to simplify the matrix recorder, two blocks of vertical coordinate the keys are connected to the respective vertical coordinate buses of several sections of transistor arrays, the collectors of the transistors of the additional keys are connected to the mains pole of the power supply, and the emitters are connected to the collectors of the additional transistors, the emitters of which are connected to the horizontal horizontal busbars, and through additional resistors with the source minus nutrition Sources of information taken into account in the examination 1, USSR Author's Certificate No. 327482, cl. G About F 15/46, 1970.

2. Author's certificate of the USSR 607228, cl. G 06 F 15/46, 1975.

11 1

ir-l

Figure 1 / ";