SU847330A1 - Integrator - Google Patents

Integrator Download PDF

Info

Publication number
SU847330A1
SU847330A1 SU792836225A SU2836225A SU847330A1 SU 847330 A1 SU847330 A1 SU 847330A1 SU 792836225 A SU792836225 A SU 792836225A SU 2836225 A SU2836225 A SU 2836225A SU 847330 A1 SU847330 A1 SU 847330A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
operational amplifier
output
key
correction
Prior art date
Application number
SU792836225A
Other languages
Russian (ru)
Inventor
Юрий Сергеевич Мальцев
Виктор Дмитриевич Шевченко
Евгений Павлович Разгуляев
Михаил Матвеевич Чернин
Original Assignee
Омский Ордена Ленина Завод Точных Электрических Приборов "Электроточприбор"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Омский Ордена Ленина Завод Точных Электрических Приборов "Электроточприбор" filed Critical Омский Ордена Ленина Завод Точных Электрических Приборов "Электроточприбор"
Priority to SU792836225A priority Critical patent/SU847330A1/en
Application granted granted Critical
Publication of SU847330A1 publication Critical patent/SU847330A1/en

Links

Landscapes

  • Amplifiers (AREA)

Description

масштабный резистор - с выходом пе реключател , соединенного входами соответственно с входом интегратора и шиной нулевого потенциала, вспомогательный усилитель, вход которого подключен к выходу операционного усилител , а выход через ключ к корректирующему входу операционного усилител , и блок синхронизации , соединенный с управл ющими входами переключател  и ключа, введены ждущий генератор одиночных импульсов и дополнительный ключ и запоминающий конденсатор, соединенные последоватльно и включенные между корретирую цим входом операционного усилител  и шиной нулевого потенциала, причем управл ющий вход дЬполнитёльного ключа через ждущий генератор одиночных импульсов соединен с выходом блока синхронизации.scale resistor - with a switch output connected by inputs to an integrator input and a zero potential bus, an auxiliary amplifier whose input is connected to an output of an operational amplifier, and an output through a key to a correction input of an operational amplifier, and a synchronization unit connected to the control inputs of the switch and a key, a waiting generator of single pulses and an additional key and a storage capacitor are connected, connected in series and connected between the input the operational amplifier and the zero-potential bus; the control input of the full switch is connected to the output of the synchronization unit through a waiting generator of single pulses.

На фиг.1 показана схема предложенного интегратора на фиг.2 временна  диаграмма его работы.Figure 1 shows a diagram of the proposed integrator in figure 2, a timing diagram of his work.

Интегратор содержит переключатель 1, операционный усилитель 2, вспомогательный усилитель 3, ключи 4 и 5, запоминающий конденсатор 6, блок 7 синхронизации, ждущий генератор 8 одиночных импульсов, масштабный резистор 9 и интегрирующий конденсатор 10 в цепи отрицательной обратной св зи операционного усилител  2 Выходы переключател  1 соединены с входом интегратора и с шиной нулевого потенциала, а его выход соединен с масштабным резистором 9 операционного усилител  2. Выход операционного усилител  2 соединен со входом вспомогательного усилител  3, выход которого через ключ 4 соединен с неинвертирующим входом операционного усилител  2 и с ключом 5. Ключ 5 соединен с запоминающим конденсатором 6, втора  обкладка которого св зана с шииой нулевого потенциала. Управл ющие входы переклчател  1 и ключа 4 п.сдключены к блоку 7 управлени  и входу ищущего генератора 8 одиночных импульсов. Выхо ждущего генератора 8 одиночных импульсов соединен с управл ющим входом ключа 5.The integrator includes switch 1, operational amplifier 2, auxiliary amplifier 3, switches 4 and 5, storage capacitor 6, synchronization unit 7, standby generator 8 single pulses, scale resistor 9 and integrated amplifier 10 in the negative feedback circuit of operational amplifier 2 Switch outputs 1 is connected to the integrator input and a zero potential bus, and its output is connected to the large-scale resistor 9 of the operational amplifier 2. The output of the operational amplifier 2 is connected to the input of the auxiliary amplifier 3, the output of which is connected via switch 4 to a non-inverting input of operational amplifier 2 and to switch 5. Key 5 is connected to a storage capacitor 6, the second lining of which is connected to a potential of zero potential. The control inputs of the switch 1 and the key 4 p. Are connected to the control unit 7 and the input of the search generator 8 for single pulses. Out of the waiting generator, 8 single pulses are connected to the control input of the key 5.

Ждущий генератрр 8 одиночных импульсов может быть выполнен в виде элемента И 11, инвертора 12 и RCцепочки 13. Первый вход элемента И 11  вл етс  входом зедущего генератора одиночных импульсов, а выход элемента И 11 - его выходом. Вход инвертора 12 соединен с первым входом элемента И 11, а его выход со входом RC -цепочки 13, выход которой соединен со вторым входом элемента И 11.The waiting generator 8 single pulses can be made as an element And 11, an inverter 12 and RC chain 13. The first input of the element 11 is the input of the descending generator of single pulses, and the output of the element 11 is its output. The input of the inverter 12 is connected to the first input of the element 11, and its output to the input of the RC chain 13, the output of which is connected to the second input of the element 11.

Интегратор работает следующим образом.The integrator works as follows.

В такте интегрировани  переключатель 1 находитс  в положении In the integration cycle, switch 1 is in the position

а, ключ 4 разомкнут, ключ 5 замкнут Входной сигнал поступает на операционный усилитель 2 и интегрируетс . В такте коррекции блок 7 управлени  переводит переключатель 1 в положение б, замокает ключ 4 и одновременно через ждущий генератор 8 одиночных импульсов размыкает ключ. Выходной сигнаЛоперацио ного усилител  2 через вспомогательнуй усилитель 3 и ключ 4 поступает на неинвертивный вход операционного усилител  2, в результате чего на выходе вспомогательного усилител 3 устанавливаетс , сигнал, который отличаетс  от нул  на величину нап .р жени  смещени  нул  операционного усилител  2 и на величину смещени  этого усилител , вызванного протеканием его входного тока через резистор 9. После этого выходным сигналом адущего генератора 8 одиночных импульсов замыкаетс  ключ 5, напр жение на запоминающем конденсаторе 6 устанавливаетс  равным напр жению дрейфа и это напр жение поступает на входоперационного усилител  2, корректиру  его дреИф по току и напр жению.a, key 4 is open, key 5 is closed. The input signal is fed to operational amplifier 2 and integrated. In the correction cycle, the control unit 7 switches the switch 1 to the position b, locks key 4 and simultaneously opens the key through the waiting generator 8 single pulses. The output of the signal-operational amplifier 2 through the auxiliary amplifier 3 and the key 4 is fed to the non-inverted input of the operational amplifier 2, as a result of which the output of the auxiliary amplifier 3 is established, a signal that differs from zero in the value of the voltage equal to the zero offset of the operational amplifier 2 and the value of displacement of this amplifier, caused by the flow of its input current through the resistor 9. After that, the output signal of the amplifying generator 8 single pulses closes the switch 5, the voltage on the storing condensate Ore 6 is set equal to the drift voltage and this voltage is applied to the input-operational amplifier 2, correcting its drift over current and voltage.

Преимуй1ества предложенного интегратора в сравнении с известным состо т в следующем.The advantages of the proposed integrator in comparison with the known one are as follows.

Claims (2)

В предложенном интеграторе режим коррекции разбит на два такта (введением дополнительного ключа и ждущего генератора одиночных импульсов . В течение первого такта коррекции запоминающий конденсатор отключен , поэтому длительность переходного процесса в этом такте пр мо пропорциональна посто нной времени интегратора и обратно пропорциональна .коэффициенту усилени  вспомогательного усилител . После окончани  переходных процессов, св занных с перезар дом интегрирующего конденсатора , начинаетс  второй такт коррекции , в котором к выходу вспомогательного усилител  подключаетс  запоминакнций конденсатор. Поскольку переходные процессы ужа закончились i;o, в момент включени  дополнительйого ключа напр жени  на выходе вспомогательного усилител  и на запоминающем конденсаторе отличаютс  друг от друга на весьма малую величину, обусловленную разр дом запоминающего конденсатора за врем  такта интегрировани , его зар дом входным током операционного усилител  в такте интегрирован и дрейфом напр жени  смещени  операционного усилител . Мала  разност указанных напр жений и определ ет малую длительность второго такта коррекции несмотр  на значительную величину емкости запоминакицего кондане атйра. Поэтому увеличение точноти коррекции (увеличение емкости запоминающегоконденсатора) не приводит к заметному увеличению длительности такта коррекции. Формула изобретени  Интегратор, содержащий операционный усилитель, инвертирующий вход которого через интегрирующий конденсатор соединен с его выходом и через масштабный резистор - с выходом переключател , соединенного вхо дами соответственно с входом интегратора и шиной нулевого потенциала , вспомогательный усилитель, вход которого подключен к выходу операционного усилител , а выход через ключ - к корректирующему входу операционного усилител , и блок синхро низации, соединенный с управл ющими входами переключател  и ключа, о т личающийс  тем, что, с целью повыиени  быстродействи  и точг ности интегрировани , в него введены  ддущий генератор одиночных импульсов, а также дополнительный ключ и запоминающий конденсатор, соединенные последовательно и включенные между корректирующим входом операционного усилител  и шиной нулевого потенциала, причем управл ющий вход дополнительного ключа через звдущий генератор-одиночных импульсов соединен с выходом блока синхронизации . Источники информации, прин тые во внимание при экспертизе 1.Смолов В.Б. Аналогичные вычислительные машины. М., Высша  школа , 1972, с.110-111, рис.Ш-10. In the proposed integrator, the correction mode is divided into two cycles (by inserting an additional key and a standby generator of single pulses. During the first correction cycle, the storage capacitor is turned off, therefore the duration of the transient process in this cycle is directly proportional to the integrator constant time and inversely proportional to the gain factor of the auxiliary amplifier After completion of the transient processes associated with the recharging of the integrating capacitor, the second correction cycle begins, in which Since the transient processes have already ended i; o, when the additional voltage switch is turned on at the output of the auxiliary amplifier and on the storage capacitor, they differ from each other by a very small value due to the storage capacitor's discharge during the integration time, it is charged by the input current of the operational amplifier in clock and integrated by the offset voltage of the operational amplifier. The small difference between the indicated voltages and determines the short duration of the second correction cycle despite a significant amount of storage capacitance. Therefore, an increase in the accuracy of the correction (an increase in the capacity of the memory capacitor) does not lead to a noticeable increase in the duration of the correction cycle. An integrator comprising an operational amplifier, the inverting input of which is connected to its output via an integrating capacitor and through a large-scale resistor to a switch output connected by inputs to an integrator input and a zero potential bus, an auxiliary amplifier whose input is connected to an output of an operational amplifier, and the output through the key to the correction input of the operational amplifier, and the synchronization unit connected to the control inputs of the switch and the key, In order to improve the speed and accuracy of integration, a single-pulse single-pulse generator, as well as an additional switch and a storage capacitor, connected in series and connected between the correcting input of the operational amplifier and the zero potential bus, are introduced into it. through an eminent oscillator-single pulses connected to the output of the synchronization unit. Sources of information taken into account in the examination 1. Smolov VB Similar computers. M., Higher School, 1972, pp. 110-111, Fig.Sh-10. 2.За вка Японии W 51-17859, кл. 97/8/132, 1976 (прототип;.2. For Japan W 51-17859, cl. 97/8/132, 1976 (prototype ;. НлнгчЧNlngchC Вжо ге/fepy mofra t/x UMny/iti cofVfjo ge / fepy mofra t / x UMny / iti cof Boixod ждуuffgff генера /пора ofuftotBoixod waiting for the buff / general ofuftot /Vfr/y Uf ny/fi/ Vfr / y Uf ny / fi cofcof Ключ 5Key 5 азомкнугп фиг. гisomknugp FIG. g
SU792836225A 1979-11-05 1979-11-05 Integrator SU847330A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792836225A SU847330A1 (en) 1979-11-05 1979-11-05 Integrator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792836225A SU847330A1 (en) 1979-11-05 1979-11-05 Integrator

Publications (1)

Publication Number Publication Date
SU847330A1 true SU847330A1 (en) 1981-07-15

Family

ID=20857762

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792836225A SU847330A1 (en) 1979-11-05 1979-11-05 Integrator

Country Status (1)

Country Link
SU (1) SU847330A1 (en)

Similar Documents

Publication Publication Date Title
US4237390A (en) Switching comparator
US4404545A (en) Analog-to-digital converter of the dual slope type
JP2790176B2 (en) Analog signal level detector
GB1455565A (en) Anaologue to digital converters
SU847330A1 (en) Integrator
JPS584848B2 (en) A/D conversion circuit
JPS581568B2 (en) Analog-to-digital converter
SU616595A1 (en) Arrangement for determining signal extremum values
SU718918A1 (en) Digital follow-up decade
SU587508A1 (en) Analogue storage
SU1566412A1 (en) Analog memory device
SU1550471A1 (en) Time interval meter
SU382230A1 (en) LINEAR ANALOG-DISCRETE CONVERTER
SU569009A1 (en) Generator of low frequency pulses
SU389624A1 (en) ANALOG-DIGITAL CONVERTER
SU414634A1 (en)
SU503360A1 (en) Voltage to time converter
SU752493A1 (en) Analogue storage
RU1820396C (en) Electric signal multiplier
SU830530A1 (en) Device for recording frequency-modulated signals
SU813708A1 (en) Pulse generator
SU1191923A1 (en) Sawtooth generator-phantastron
SU1196906A1 (en) Integrator
SU1627998A1 (en) Converter converting product of two dc voltages to dc voltage
SU752782A1 (en) Phase detector