SU839031A1

SU839031A1 - Rulse repetition frequency multiplier

Info

Publication number: SU839031A1
Application number: SU792820667A
Authority: SU
Inventors: Александр Алексеевич Плавильшиков
Original assignee: Предприятие П/Я Г-4377
Priority date: 1979-09-18
Filing date: 1979-09-18
Publication date: 1981-06-15

Description

1one

Изобретение относитс к импульсной технике и предназначено дл технической диагностики машин, в част-. ности дл формировани фазовых отметок при измерении фазовых характеристик различных процессов, сопровождающих работу объекта диагностировани .The invention relates to a pulse technique and is intended for the technical diagnostics of machines, in particular. for the formation of phase marks when measuring the phase characteristics of various processes that accompany the operation of the object of diagnosis.

Дл квантовани цикла работы объекта фазовыми отметками может быть .использован умножитель частоты, еели на вход последнего подать сигнал с периодом, равным или кратным циклу (например, сигнал с датчика частоты вращени ). Особенностью таких объектов диагностировани , как двига тёль внутреннего сгорани , вл етс неравномерность вращени коленчатого вала (по углу поворота которого, относительно опорного момента отсчитываютс фазовые параметры), котора достигает 2% и более в зависимости от нагрузки. Возникающа при этом флуктуаци частоты импульсов на выходе датчика частоты вращени вл етс источником погрешности формировани фазовых отметок и/ следовательно , увеличивает погрешность измерени фазовых характеристик процессов. В св зи с этим воэникае задача обеспечени посто нстзва текущего знача-. To quantize an object's work cycle by phase marks, a frequency multiplier can be used, if it is possible to send a signal to the input of the latter with a period equal to or a multiple of the cycle (for example, a signal from a rotational speed sensor). A feature of such diagnostic objects as the body of the body of internal combustion is the uneven rotation of the crankshaft (in the angle of rotation of which the phase parameters are measured relative to the reference torque), which reaches 2% or more depending on the load. The resulting fluctuation of the frequency of the pulses at the output of the rotational speed sensor is a source of error in the formation of phase marks and / therefore increases the error in measuring the phase characteristics of the processes. In this connection, the task of providing constant current values is a common cause.

ни коэффициента умножени (количества импульсов выходной частоты на данном периоде входной) умножител при наличии флуктуации частоты на его входе.nor the multiplication factor (the number of pulses of the output frequency at a given period of the input) of the multiplier in the presence of a frequency fluctuation at its input.

Известно устройство умножени частоты следовани периодических импульсов , содержащее два счетчика, источник импульсов опорной частоты, запоминающий регистр, сравнивающее устройство , делитель опорной частоты, формирователь, триггер, клапан, дополнительное сравнивающее устройство и блок управлени l.A device for multiplying the frequency of a periodic pulse, which contains two counters, a source of reference frequency pulses, a memory register, a comparison device, a reference frequency divider, a driver, a trigger, a valve, an additional comparison device, and a control unit l are known.

Недостатком этого устройства вл етс изменение текущего значени коэффициента умножени при флуктуации умножаемой частоты.A disadvantage of this device is the change in the current value of the multiplication factor during fluctuations of the multiplied frequency.

. Известен умножитель частоты следовани импульсов,- содержащий делитель опорной частоты с коэффициентом делени , равным коэффициенту умножени , счетчик импульсов, счетчик импульсов опорной частоты, входной и выходной формирователи, запоми .нающий регистр и блок управлени L2JНедостатком данного устройства также вл етс изменение текущего значени коэффициента умножени при флуктуации умножаемой частоты. . A pulse multiplying frequency is known, which contains a reference frequency divider with a division factor equal to the multiplication factor, a pulse counter, a reference frequency pulse counter, input and output drivers, a memory register and a control unit L2J The disadvantage of this device is also the change in the current multiplication factor with fluctuations of the frequency multiplied.

Наиболее близким по технической сущности к изобретению вл етс умножитель частоты следовани импульсов , содержащий делитель опорной частоты, два счетчика импульсов, входной и выходной формирователи импульсов, запоминающий регистр, сравнивающее устройство и блок управлени , причем вход устройства соединен с входом входного формировател , выход которого подключен к входу блока управлени , выход блока управлени соединен со вторым входом первого счетчика импульсов, первый вход которого соединен с выходом делител опорной частоты, а выход - с первым входом запоминающего регистра , выход запоминающего регистра подключен к первому входу сравнивающего устрой.ства, второй вход которого соединен с выходом второго счетчика импульсов, а выход - с. входом выходного формировател , выход выходного формировател подключен к выходу устройства и к третьему входу второго счетчика, импульсов, первый. вход второго счетчика импульса соединен с первь1М входом делител опорной частоты, второй выход блока управлени соединен со вторыми входами делител опорной частоты, запоминающего регистра и второго счетчика импульсов з.The closest in technical essence to the invention is a pulse frequency multiplier comprising a frequency divider, two pulse counters, an input and output pulse shapers, a memory register, a comparison device and a control unit, the device input connected to the input shaper of which the output is connected to the input of the control unit, the output of the control unit is connected to the second input of the first pulse counter, the first input of which is connected to the output of the reference frequency divider, and Exit - to the first input of the memory register, a memory output register connected to the first input of comparator ustroy.stva, a second input coupled to an output of the second pulse counter, and the output - p. the input of the output driver, the output of the output driver is connected to the output of the device and to the third input of the second counter, pulses, the first. the input of the second pulse counter is connected to the primary input of the reference frequency divider, the second output of the control unit is connected to the second inputs of the reference frequency divider, the memory register and the second pulse counter z.

Однако данное устройство также характеризуетс изменением текущего значени коэффициента умножени при флуктуации умножаемой частоты.However, this device is also characterized by a change in the current value of the multiplication factor during fluctuations of the frequency to be multiplied.

Цель изобретени - обеспечение посто нства значени коэффициента умножени умножител при флуктуации умножаемой частоты,The purpose of the invention is to provide a constant value of the multiplier of the multiplier during fluctuations of the frequency to be multiplied,

.Поставленна цель достигаетс тем, что в умножитель, содержащий делитель опорной частоты, два счетчика импульсов, входной и выходной . формировате/1и импульсов, запоминающий регистр, блок сравнени и блок управлени , причем вход устройства соединен с входом входного формировател импульсов, выход которого подключенк входу блока управлени , первый выход которого соединен с первым входом первого счетчика импульсов , второй вход которого соединен с выходом делител опорной частоты, а выход - с первым входом запоминающего регистра, выход запоминающего регистра подключен к первому входу блока сравнени , второй вход которого соединен с выходом второго счетчика импульсов, а выход с входом выходного формировател импульсов, первый вход второго счетчика импульсов соединен с первым входом делител опорной частоты , второй выход блока управлени соединен со вторыми входами делител опорной частоты и запоминающего регистра, введены вычитающий счетчикThe goal set is achieved in that the multiplier, which contains the frequency divider, has two pulse counters, input and output. formating / 1i pulses, memory register, comparator and control unit, the device input being connected to the input of the pulse maker, the output of which is connected to the input of the control unit, the first output of which is connected to the first input of the first pulse counter, the second input of which is connected to the output of the reference divider frequency, and the output to the first input of the storage register, the output of the storage register is connected to the first input of the comparison unit, the second input of which is connected to the output of the second pulse counter, and the output with the input of the output pulse generator, the first input of the second pulse counter is connected to the first input of the reference frequency divider, the second output of the control unit is connected to the second inputs of the reference frequency divider and the storage register, a subtracting counter is entered

импульсов, регистр, два элемента И, ва элемента ИЛИ, третий счетчик импульсов .и дополнительный формирователь импульсов, при этом первый вход вычитающего счетчика импульсов соединен с выходом делител опорной частоты, второй вход - с выходом первого счетчика импульсов, третий вход - с вторым выходом блока управлени и первым входом первого элемента ИЛИ, второй вход которого подключен к выходу выходного формировател импульсов и первому входу первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, а выход первого элемента ИЛИ подключен к второму входу второго счетчика импульсов, третий вход которого соединен с выходом регистра , первый вход которого подключен к выходу вычитающего счетчика импульсов , а. второй - к третьему выходу блока управлени , второй вход второго элемента ИЛИ подключен к выходу второго элемента И, первый вход которого соединен с первым входом делител опорной частоты, а второй с четвертым выходом блока управлени , выход второго элемента ИЛИ подключен к выходу умножител и к первому , входу третьего счетчика импульсов , второй вход которого соединен с выходом входного формировател импульсов , а выход через дополнительный формирователь импульсов подключен к второму входу блока управлени , п тый выход которого соединен с вторым Входом первого элемента И.pulses, register, two elements AND, VA element OR, the third pulse counter. and an additional pulse shaper, while the first input of the subtractive pulse counter is connected to the output of the reference frequency divider, the second input - to the output of the first pulse counter, the third input - to the second output control unit and the first input of the first OR element, the second input of which is connected to the output of the output pulse shaper and the first input of the first AND element, the output of which is connected to the first input of the second OR element, and the output of the OR gate is connected to the second input of the second pulse counter, a third input coupled to the register output, the first input of which is connected to the output of the subtractor a pulse counter as well. the second is connected to the third output of the control unit, the second input of the second element OR is connected to the output of the second element AND, the first input of which is connected to the first input of the reference frequency divider, and the second to the fourth output of the control unit, the output of the second OR element is connected to the first , the input of the third pulse counter, the second input of which is connected to the output of the input pulse shaper, and the output through an additional pulse shaper is connected to the second input of the control unit, the fifth output of which is Inonii with a second input of the first element I.

На чертеже представлена структурна электрическа схема предлагаеого умножител частоты следовани импульсов.The drawing shows the structural electrical circuit of the proposed pulse frequency multiplier.

Умножитель частоты содержит входной формирователь 1 импульсов, делитель . 2 опорной частоты, первый счётчик 3 импульсов (поделенной опорной частоты), запоминающий регистр 4, блок 5 сравнени , второй счетчик 6 импульсов (опорной частоты), регистр 7, вычитающий счетчик 8 импульсов , выходной формирователь 9 ИМПУЛЬСОВ, первый и второй элементы ИЛИ 10 и 11, первый и второй эле-, енты И 12 и 13, третий счетчик импульсов 14, формирователь 15 импульсов , блок 16 уйравлени .The frequency multiplier contains an input driver 1 pulses, a divider. 2 reference frequencies, the first counter of 3 pulses (divided reference frequency), the storage register 4, comparison block 5, the second counter of 6 pulses (reference frequency), register 7, the subtracting counter of 8 pulses, the output pulse former 9, OR 10 and 11, the first and second elements, And 12 and 13, the third pulse counter 14, the driver of the 15 pulses, the unit 16 of the control.

Умножитель ч-астоты работает слеующим образом.The h-frequency multiplier works as follows.

Claims

1. USSR Author's Certificate No. 354546, cl. H 03 K 5/00, 1968.

2. USSR author's certificate number 357668, cl. H 03 K 5/01, 1970.

3. Authors certificate of the USSR 248003, cl. H 03 K 5/01, 1961.

mind.

ffX