Claims (2)
Изобретение относитс к области электротехники и может быть использовано при построении преобразователей .посто нного напр жени в перемен ное двухфазное, предназначенных, в частности, дл устройств автоматики. В качестве подобных преобразовате лей используютс в основном двухфазные преобразователи (инверторы), содержащие три стойки ключей. Точка со единени ключей одной стойки образуе нулевой выходной вывод, а точки соед нени ключей двух других фазных стоек - фазные выходные выводы инвертор Ключи, которые в дальнейшем будут обозначень нечетными номерами, подключены к одной, например плюсовой, шине питани , а четными - к другой, минусовой шине питани инвертора. Наиболее -близким по технической сущности к данному изобретен1йЬ вл етс способ управлени двухфазным ин вертором, заключающийс в формировании шести периодических с частотой выходного напр сени последовательностей управл ющих импульсов, типа ме- андр. В соответствии с этими последовательност ми обеспечивают попеременно открытое длительностью JT состо ние ключей в стойках инвертора, причем последовательности управл ющих импульсов дл ключей фазных стоек . сдвинутьз на угол Ж/2 в сторону опережени и отставани по отношению к последовательност м , управл ющим ключами; средней нулевой стойки инвертора. Напр жени на фанзах нагрузки при этом имеют форму импульса длительностью lf-/2 D. Устройство дл осуществлени данного способа содержит задающий генератор , распределитель импульсов, усилительно-разв зывающий узел. Недостатки способа управлени двухфазным инвертором - невозможность обеспечени регулировани выходного напр жени широтно-импульсным способом , а также ухудшенные энергетичес3 кие показатели, обусловленные дополнительнь1ми потер ми в устройстве управлени , вызванными нерационально увеличенной длительностью управл ющих импульсов и потер ми в силовой части инвертора в момент переключени ключей . Целью изобретени вл етс расширение функциональных возможностей за счет обеспечени регулировани выходного напр жени и улучшение энергетических показателей инвертора. Это достигаетс тем, что согласно известному способу управлени двухфаз ным .инвертором с шинами питани , выполненным на базе трехфазной мостовой .схемы, включающей в себ три стойки, кажда из которых состоит из двух последовательно включенных ключей, причем нулевой выходной вывод подключен к точкам соединени ключей средней стойки, а другие выходные выводы подточкам соединени ключей ключены к фазных стоек, состо вшему в том, что формирзпот шесть основных периодически С частотой выходного напр жени после довательностей управл ющих импульсов, причем первую и вторую последовательности управл ющих импульсов, обеспечи вающих открытое длительностью JT состо ние ключей, подают соответственно на управл ющие входы ключей средней стойки, третью и п тую последовательности с отставанием и опережением по отношению к началу отпирающих управл ющих импульсов первой последователь ности подают на основных интервалах проводимости на управл ющие входы клю «1ей фазных стоек, подключенных к одно шине питани , четвертую и шестую последовательности импульсов, сдвинутых по фазе на угол ЗТ по отношению к третьей и п той последовательност м, соответственно подают на упрарл ющие входы ключей фазных стоек, подключенных к другой шине питани , при этом п та и шеста последовательности управл ющих импульсов обеспечивают открытое состо ние ключей одной фазной стойки на интервалах Q-Tf/2 и 7Г -ЗТ/2 по отношению к началу управл ющих импульсов первой последовательности, формирзпот четыре дополнительные перио дические последовательности импульсов , обеспечивающие открытое длительностью состо ние ключей фазных стоек, сдвинутых по отношению к управл ющим импульсам третьей, четвертой , п той и шестой основных по3 следовательностеи соответственно на угол5Г-о1,/2, упом нутое отставание и опережение третьей и п той основных последовательностей импульсов обеспечивают соответственно на углы jH-ii/2 и F/2-ti/2, длительность управл ющих отпирающих импульсов третьей и четвертой основных последовательностей обеспечивают равной /2-ot, а п той и шестой - равной jT-ot, гдео угол регулировани . , Устройство дл осуществлени предложенного способа, содержащее задающий генератор, распределитель импульсов , два выхода которого через усилительно-разв зывающий узел подключены к управл ющим входам ключей средней стойки, снабжено модул тором ширины импульсов, делителем частоты и четырехканальньи логическим узлом, к вхо дам которого подключены выходы распределител импульсов, модул тора ширины импульсов и делител частоты, а , . его выходы через усилительно-разв зывающий узел соединены с выводами дл подключени к управл ющим входам ключей фазовых стоек., На фиг..1 изображен двухфазный инвертор , выполненный на базе трехфазной мостовой схемы; на фиг. 2 - алгоритм управлени ключами инвертора и выходное напр жение инвертора, сформированные по данному способу управлени , дл случа активно-индуктивной (а) и активной нагрузки (б); на. фиг. 3 - принципиальна схема управлени инвертором дл реализации способа управлени ; на фиг. 4 - временные диаграммы, по сн ющие работу схемы управлени . Принцип формировани последовательностей управл ющих импульсов ключами }-6 двухфазного инверторов (фиг.1) по предложенному способу по сн етс временными диаграммами на фиг. 2 а, где и Ug - алгоритмы управлени .ключами 1-6 инвертора; UA,Ug, д, i фазные напр жени и токи инвертора. Устройство дл осущертвлени способа управлени двухфазным инвертором содержит задающий генератор 7, делитель 8 частоты, распределитель 9 импульсов , модул тор 10 ширины импульсов , логический узел 11 и усилительноразв зывак ций узел 12. Логический узел П выполнен четырехканальным. В состав каждого из каналов вход т четырехвходовые логические элементы И-НЕ 13-16, трехвходовые логические 5 рлементы И-НЕ 17-22 и двухвходовые логические элементы И-НЕ 23-26. Задающий генератор 7 подключен к делителю 8 частоты и модул тору 10 ширины импульсов. Выход делител 8 частоты подключен к счетному входу распределител 9 .импульсов. Выходы модул тора 10 ширины импульсов, делител 8 частоты, распределител 9 импульсов подключены к входным выводам логических элементов И-НЕ 13-20 и 25, 26 логического узла, а выходы логических элементов И-НЕ 21, 22 и 23, 24 подключены к усилительно-разв зывающему узлу 12, выходные выводы которого под ключены к управл ющим входам ключей 1-6, инвертора. Все временные интервалы задают по отношению к началу отпиракнцего импульса первой последовательности. На интервале проводимости 0-}Г/2 в соответствии с основными посЛедовательност гш управл ющих импульсов формируют отпирающие сигналы дл ключей 1 и 5 и запирающие сигналы дл ключей 2 и 6. Дл ключей 3 и 4 на этом же интервале формируют измен ющийс широтно регулируемый сигнал. Так на интервале 0-7Г/2 в соответствии с третьей дополнительной последовательносвью .открывают ключ 3 (импульс на фиг.2 а защтрихован) и закрывают ключ 4. На интервале oL/2 -(J/2-ol/2) в соответствии с основной последовательностью уп равл ющих импульсов формируют отпирающий сигнал дл ключа 4 и запирающий сигнал дл ключа 3, а на интервале (J/2-cpt./2) -Т/2 формируют запирающие сигналы дл обоих ключей 3 и 4. На ин тервале проводимости ЗГ/2-Т формируют отпирающий сигнал дл ключа 1 и запирающие сигналы дл ключей 2, 3 и 4. Дл управлени ключами 5, 6 формируют сигналы управлени , аналогичные описанным сигналам ключей 3 и 4. Фазовый сдвиг последовательностей управл ющих сигналов ключей 2, 4 и 6 относительно ключей 1, 3 и 5 равен JT , и дальнейшее формирование управл ющих сигналов производитс аналогично. Максимальна величина угла регулировани «t/ равна Т/2 (при этом Уд Ug о). Б этом.случае длительность закрытого состо ни ключа 4 на интервале О-Т/2 и ключа 6 на интервале jr/2-t)r также равна Т/2. Так как фазный угол нагрузки Ч не превьшает з.на чени П72 (при чисто индуктивной нагрузке ) , то дл избежани искажающего 3 воздействи нагрузки на форму вь&одного напр жени на основном интервале 0-W2 формируют сигнал, отпирающий .ключ 3 инвертора, д штельностью не более об/2, и отпирающий сигнал такой же длительности дл ключа 5 на основном интервале ЗГ/2-Т. При режиме прерывистых токов нагрузки, т.е. когда фазный ток, например 1д, спадает до нул на участке проводимости Т/2- (J+ct/2), длительность отпиЕ ающегЬ сигнала дополнительной последовательности импульсов может быть задана меньше об/2 или даже равной нулю. Кро ме того, на участках О-Ж/2 иЖ-3//2 длительность сигналов опираинцих ключей 6 и 5 инвертора может быть также уменьшена пропорционально углу, при котором фазный ток принимает нулевое значение. Это может быть сделано заранее программным способом, когда параметры нагрузки известны, либо по сигналу обратной св зи по току. В предельном случае активной нагрузки или когда фазный ток спадает до нул за врем , меньшее длительностью половины регулировочной паузы oi , сигнал управлени ключами 5 и 6 инвертора принимает вид, аналогичный сигналам третьей и четвертой основных последовательностей (фиг. 2 б), а необходимость в формировании допол-j нительных последовательностей импульсов пропадает. Уменьшение длитель ости управл кнцих и fflyЛьcoв основных последовательностей сигналов управлени ключами инвертора позволит улучшить его энергетические локазатели , а также упростить устройство дл его реализации. случае, когда качество выходного тока инвертора не удовлетвор ет потребител , регулировочна пауза может быть сформирована на том же ин-. тервале проводимости, но состо щей из нескольких пауз, соответственно меньшей длительности кажда . Однако и в этом случае при формировании последовательностей управл ющих импульсов дл ключей 3-6 на соответствующих интервалах в соответствии с дополнительными последовательност ми импульов формируют отпираквцие сигналы тольо на интервале, диительностью не ольше ci/2, что вл етс целесообразым с энергетической точки .зр,ени и остаточным дл сохранени постонства формы фазного напр жени при |изменении параметров нагрузки и углов регулировани во всем диапазоне. Рассмотрим работу устройства дл осуществлени способа управлени двух фазньм инвертором. Задающий генератор 7 определ ет выходную частоту инвертора и осуществл ет синхронизацию работы отдельных узлов. Делитель 8 частоты, вьтолненный, например, в виде триггера, определ ет зону возможного существовани импульсов дополнительных последовательностей управл ющих сигналов, равную1Г/4. Пр мой выход триггера делител 8 частоты подключен к счетному входу распределител 9.импульсов, вьшолненного по пересчетной кольцевой схеме на триггерах 3 К-типа. Модул тор О ширины импульсов по сигналу Uy осуществл ет изменение длительности регулируемой паузы oL . Он может быть выполнен, наиркмер , в виде генератора 27 пилообразного напр жени , компаратора 28 и логиче(Йсого элемента НЕ 29. Собственно задающий генератор 7 и модул тор О ширины импульсов могут быть выполнены совмещенными в виде одного узла, выполн ющего обе функции. Выходы 30-33 распределител 9 импульсов, инверсньй выход триггера делител 8 частоты, а также выходы компаратора 28 и логического элемента НЕ 29 модул тора 10 ширины импульсов подключены к входным выводам лозрического узла 1. Рассмотрим формирование последо- вательности управл юпщх Ш1цульсов по )чвум каналам (например ключами 4 и 5) логического узла 11. К входным выводам логического элемента Й-ИЕ 17 подключены выходы 30, 32 распределите1ЛЯ 9 импульсов и выходы компаратора модул тора Го шириш 1 импульсов. На выходе при этом формируют сигнал вид и (фиг. 4). К входным выводам логи ческого элемента И-НЕ 13 подключены выходы 31, 33 распределител 9 импул сов, инверсньй выход триггера, делител 8 частоты и выход логического элемента НЕ 29 модул тора 10 ширины импульсов. На выходе логического эле мента 13 при этом формируют сигнал в да Цу Сигналы Ц и U поступают на вход логического элемента 23, н выходе которого при получают уп равл кщий сигнал U , который после усилени поступает на управл ющий вх ключа 4 инвертора. При формировании равл ющего сигнала Uj на вход логиче кого элемента И-НЕ 19 поступают сигналы с выходов 30 и 33 распределител 9 импульсов и сигнал с выхода компаратора 28 модул тора IО ширины импульсов. На выход логического элемента И-НЕ 15 поступают сигналы с выходов 31,32 распределител 9 импульсов, сигнал с инверсного выхода триггера делител 8 частоты и с выхода логического элемента НЕ 29 модул тора 10 ширины импульсов . На вход логического элемента И-НЕ 25 поступают сигналы с выходов 30 и 32 распределител 9 импульLU- и с выходов СОВ. Сигналы U соответствующих логических элементов И-НЕ поступают на вход логического элемента И-НЕ 21, на выходе которого формируют сигнал цп управлени ключом 5 инвертора вида 0 (фиг.4). Сигналы и и Ug в логическом узле 11 формируют аналогично (см. временные диаграммь на фиг. 4). Так как регулирование выходного напр жени может осуществл тьс при помощи различных алгоритмов широтноимпульсного регулировани в указанных временных интервалах и дл указанных . ключей инвертора, то могут измен тьс и некоторые узлы блока управлени инвертора (например логический). Интересньм 1гредставл етс устройство, в котором может осуществл тьс бесконтактное изменение числа регулировочных импульсов в процессе регулировани выходной частоты инвертора. Дл этого генератор 27 пилообразного напр жени модул тора 10 ширины импульсов должен быть выполнен автономным, т.е. должна отсутствовать св зь между . ним и задающим генератором 7, или синхронизированным от дополнительного задающего генератора. Таким образом, данный способ управлени двухфазным инвертором позвол ет осуществить регулирование выходного напр жени при улучшении энергетических показателей cиcтe tt I управлени и инвертора. Уменьшение длительности управл ющих сигналов третьего и четвертого ключей инвертора на J/2 позвол ет уменьшить статические потери в устройстве управлени на Данный способ управлени позвол ет устранить несколько противотактных переключений ключей стойки инвертора. Это позвол ет уменьшить на 46% дополнительные потери от сквозных токов . При выполнении ключей инвертора 9 на тиристорах уменьшаетс величина п терь от коммутационных токов. Данный способ управлени двухфазным инвертором и устройство дл его осуществлени могут примен тьс в тех случа х, когда требуетс преобразование посто нного напр жени в двухфазное с регулируемыми параметрами: час тотой и величиной выходного напр жени . Формула изобретени 1. Способ управлени двухфазным ин вертором с шинами.питани , выполненным на базе трехфазной мостовой схемы и включающим в себ три стойки, кажда из которых состоит из двух последовательно включенных ключей, причем нулевой выходной вывод подключен к точкам соединени ключей средней стойки, а другие выходные выводы подключены к точкам соединени ключей фазных стоек, состо щий в том, что формируют шесть основных периодически . с ч&стотой выходндго напр жени последовательностей управл ющих импульсов , причем первую и вторую пос;&дова тельности управл ющих импульср, обес печивающих открытое длительностью JT состо ние ключей, подают соответственно на управл ющие входы ключей сре ней стойки, третью и п тую последовательности с отставанием и опережением по отношению к началу управл ющих отпирающих импульсов первой последовательности подают на основных интервалах проводимости на управл ющие входы ключей фазных стоек, подключенных к одной шине питани , четвертую и шес тую последовательности импульсов, сдв нутых по фазе на угол Ж по отношению к третьей и п той последовательност м соответственно подают на управл ющие входы ключей фазных стоек, подключенных к другой шине питани , при этом п та и шеста последовательности управл ющих импульсов обеспечивают от3 крытое состо ние ключей одной фазной стойки на интервалах 0-77/2 иТ-37Х2 по отношению к началу управл ющих импульсов первой последовательности, о тл и ч а ющ и и с тем, что, с целью расширени функциональных возможностей за счет обеспечени воэможности регулировани выходного напр жени и улучшени энергетических показателей , формируют четыре дополнительные периодические последовательности импульсов, обеспечивающие открытое длительностью oi/2 состо ние ключей фазных стоек, сдвинутых по отношению к управл кидим импульсам третьей, четвертой , п той и шестой основных последовательностей соответственно на уголТ- /2, упом нутое отставание и опережение третьей и п той основных последовательностей импульсов обеспечивают соответственно на угтлЖ+о1/2 и Y/2-OL/2, длительность управл ющих отпирающих импульсов третьей и четвертой основных последовательнйстей обеспечивают равной Т/2-(, а п той и шестой - равной ЗГ-ot, где з6 - угол регулировани . The invention relates to the field of electrical engineering and can be used in the construction of converters of direct voltage to alternating two-phase, intended, in particular, for automation devices. As such converters, mainly two-phase converters (inverters) are used that contain three key racks. The connection points of the keys of one rack form a zero output pin, and the connection points of the keys of the two other phase racks are phase output pins of the inverter Keys, which will later be designated by odd numbers, are connected to one, for example, positive, power bus, and even to the other , minus bus power inverter. The closest in technical essence to this invention is the method of controlling a two-phase inverter, which consists in forming six sequences of control pulses that are periodic with an output voltage frequency, such as a meander. In accordance with these sequences, the state of the keys in the inverter racks is opened alternately with the duration JT, and the control pulse sequences for the keys of the phase racks. move it by the angle Ж / 2 in the direction of advancing and lagging in relation to the sequences controlling the keys; average zero rack inverter. The voltages on the load phantas are in the form of a pulse with a duration of lf- / 2 D. A device for carrying out this method contains a master oscillator, a pulse distributor, and an amplifier-breaking node. The disadvantages of the two-phase inverter control method are the impossibility of providing control of the output voltage by the pulse-width method, as well as degraded energy indicators due to the additional losses in the control device caused by inefficiently increasing control pulses and losses in the power part of the inverter at the moment of switching keys . The aim of the invention is to enhance the functionality by providing regulation of the output voltage and improving the energy performance of the inverter. This is achieved in that, according to a known method of controlling a two phase inverter with power tires, made on the basis of a three phase bridge circuit including three racks, each of which consists of two series-connected keys, the zero output terminal being connected to the key connection points the middle rack, and the other output pins to the pins of the key connection are connected to the phase racks, which consisted in the formation of six main periodically with a frequency of the output voltage x pulses, the first and second sequences of control pulses providing the open state of keys JT, respectively, are fed to the control inputs of the pillars of the middle rack, the third and fifth sequences with a lag and lead in relation to the beginning of the unlocking control pulses of the first successively on the main conduction intervals to the control inputs of the key of the “1st phase racks connected to one power bus, the fourth and sixth sequences of pulses shifted in phase at the ST angle with respect to the third and fifth sequences, respectively, are fed to the control inputs of the keys of the phase racks connected to the other power bus, while the fifth and sixth sequences of the control pulses provide an open state of the keys of one phase rack at intervals Q -Tf / 2 and 7Г -ТТ / 2 with respect to the beginning of the control pulses of the first sequence, form four additional periodic sequences of pulses that ensure the open state of the keys of the phase racks shifted with respect to the control pulses of the third, fourth, fifth, and sixth main sequences of, respectively, angle 5 ° -o1, / 2, said lag and advance of the third and fifth main sequences of pulses, respectively, of angles jH-ii / 2 and F / 2-ti / 2, the duration of the control trigger pulses of the third and fourth main sequences is equal to / 2-ot, and the fifth and sixth - equal to jT-ot, where the angle of adjustment. An apparatus for carrying out the proposed method, comprising a master oscillator, a pulse distributor, two outputs of which are connected to the control inputs of the middle pillar keys through an amplifier-breaker node, equipped with a pulse width modulator, a frequency divider and a four-channel logical node to which inputs are connected. the outputs of the pulse distributor, pulse width modulator and frequency divider, a,. its outputs are connected to the outputs through the amplifier-decoupling unit for connecting to the control inputs of the keys of the phase racks. Fig. 1 shows a two-phase inverter made on the basis of a three-phase bridge circuit; in fig. 2 shows the inverter key control algorithm and the inverter output voltage generated by this control method for the case of active inductive (a) and resistive load (b); on. FIG. 3 is a schematic diagram of an inverter control for implementing a control method; in fig. 4 shows timing diagrams explaining the operation of the control circuit. The principle of forming the control pulse sequences with the keys} -6 of two-phase inverters (Fig. 1) according to the proposed method is explained by the timing diagrams in Figs. 2a, where and Ug are the inverter switch 1-6 control algorithms; UA, Ug, d, i phase voltages and currents of the inverter. A device for implementing the method of controlling a two-phase inverter contains a master oscillator 7, a frequency divider 8, a pulse distributor 9, a pulse width modulator 10, a logic node 11, and an amplifier looping node 12. Logic node P is four-channel. The composition of each of the channels includes four-input logical elements AND-NOT 13-16, three-input logical 5 elements AND-NOT 17-22 and two-input logical elements AND-NOT 23-26. The master oscillator 7 is connected to a frequency divider 8 and a pulse width modulator 10. The output of the frequency divider 8 is connected to the counting input of the distributor 9. Pulses. The outputs of the modulator 10 pulse width, frequency divider 8, the distributor 9 pulses are connected to the input terminals of the logical elements AND-NOT 13-20 and 25, 26 logical node, and the outputs of the logical elements AND-NOT 21, 22 and 23, 24 are connected to the amplifier -breaking node 12, the output of which is connected to the control inputs of the keys 1-6, the inverter. All time intervals are set in relation to the start of the first pulse of the first pulse. In the conduction interval 0–} G / 2, in accordance with the main sequence of control pulses, unlocking signals for keys 1 and 5 and locking signals for keys 2 and 6 are formed. For keys 3 and 4, a varying width-varying signal is formed in the same interval . So on the interval 0-7G / 2, in accordance with the third additional sequence, open key 3 (pulse in figure 2 and locked) and close key 4. On the interval oL / 2 - (J / 2-ol / 2) in accordance with the main sequence of equalizing pulses forms a unlocking signal for key 4 and the locking signal for key 3, and in the interval (J / 2-cpt. / 2) -T / 2 form locking signals for both keys 3 and 4. On the interval of conductivity ZG / 2-T form a unlocking signal for key 1 and locking signals for keys 2, 3, and 4. A signal is generated for controlling keys 5, 6 The control signals are similar to those described for the keys 3 and 4. The phase shift of the control signal sequences of the keys 2, 4 and 6 relative to the keys 1, 3 and 5 is equal to JT, and the further generation of the control signals is carried out similarly. The maximum value of the angle of regulation "t / is equal to T / 2 (with Ud Ug o). In this case, the duration of the closed state of the key 4 on the interval О-Т / 2 and the key 6 on the interval jr / 2-t) r is also equal to Т / 2. Since the phase angle of the load H does not exceed the value of P72 (with a purely inductive load), in order to avoid distorting the effect of the load on the form of one voltage on the main interval 0-W2, an inverter switch 3 is generated, matte no more than about / 2, and the unlocking signal of the same duration for key 5 on the main interval SG / 2-T. With intermittent load current mode, i.e. when the phase current, for example, 1d, drops to zero in the conduction section T / 2- (J + ct / 2), the duration of the detection of the signal of the additional pulse sequence can be set to less than 2/2 or even zero. In addition, in the O-F / 2 IZh-3/2 areas, the duration of the signals of the inverter keys 6 and 5 can also be reduced in proportion to the angle at which the phase current takes a zero value. This can be done in advance by software, when the load parameters are known, or by a current feedback signal. In the limiting case of a resistive load or when the phase current drops to zero in a time shorter than the half of the adjusting pause oi, the control signal with the inverter keys 5 and 6 takes the form similar to the signals of the third and fourth main sequences (Fig. 2b), and Additional pulse sequences disappear. Reducing the duration of control and ffly control of the main sequences of the inverter key control signals will improve its energy indicators, as well as simplify the device for its implementation. In the event that the quality of the inverter's output current does not satisfy the consumer, an adjustment pause can be formed on the same in-. the conductivity interval, but consisting of several pauses, each corresponding to a shorter duration. However, in this case, when generating sequences of control pulses for keys 3-6, at appropriate intervals, in accordance with additional sequences of pulses, signals are generated only at an interval with a duration of no more than ci / 2, which is reasonable from an energy point. and residual to maintain the consistency of the form of the phase voltage when | changing load parameters and control angles over the entire range. Consider the operation of a device for implementing a two-phase inverter control method. The master oscillator 7 determines the output frequency of the inverter and synchronizes the operation of the individual nodes. A frequency divider 8, executed, for example, in the form of a trigger, determines the zone of possible existence of pulses of additional control signal sequences equal to 1G / 4. The direct output of the trigger of the splitter 8 frequency is connected to the counting input of the distributor 9. pulses, executed on a scaling ring circuit on the 3 K-type triggers. The pulse width modulator O on the signal Uy changes the duration of the adjustable pause oL. It can be executed, for example, in the form of a saw-voltage generator 27, a comparator 28 and a logical one (NOT a whole element 29. The master oscillator 7 itself and the pulse width modulator O can be made combined as a single node that performs both functions. Outputs 30-33 of the distributor of 9 pulses, inverse output of the trigger of the splitter 8 frequency, as well as the outputs of the comparator 28 and the logic element NOT 29 of the modulator 10 of the pulse width are connected to the input terminals of the lozritsky node 1. Consider the formation of a control sequence pschh Sh1tsulsov on) chvum channels (e.g. keys 4 and 5) of the logical unit 11. To the input terminals of the NAND gate Q-outputs are connected IE 17 30 32 9 raspredelite1LYa pulses and the comparator outputs the modulator Guo Shirish 1 pulses. At the output, the signal form and form (Fig. 4). To the input pins of the logical element IS-HE 13 there are connected outputs 31, 33 of the distributor 9 pulses, inverse output of the trigger, frequency divider 8 and output of the logical element NOT 29 of the modulator 10 of the pulse width. The output of the logic element 13 in this case generates a signal in da Tsu. The signals C and U are fed to the input of the logic element 23, the output of which receives the control signal U, which after amplification goes to the control input of the inverter switch 4. During the formation of the equalizing signal Uj, the signals from the outputs 30 and 33 of the distributor 9 pulses and the signal from the output of the comparator 28 of the modulator IO of the pulse width arrive at the input of the logical element IS-NOT 19. The output of the NAND gate 15 receives signals from the outputs 31.32 of the distributor 9 pulses, the signal from the inverse output of the splitter trigger 8 frequency and the output of the logic element NOT 29 modulator 10 pulse width. The input of the logical element AND NOT 25 receives signals from outputs 30 and 32 of the distributor 9 pulses LU- and from the outputs of SOC. The signals U of the corresponding logical elements AND-NOT are fed to the input of the logical element AND-HE 21, the output of which forms the signal cp control key 5 of the inverter type 0 (figure 4). The signals and and Ug in the logical node 11 form in a similar way (see the timing diagrams in Fig. 4). Since the regulation of the output voltage can be carried out using various pulse width control algorithms at specified time intervals and for specified ones. keys of the inverter, then some nodes of the inverter control unit (for example, logical) can also be changed. Interesting 1 is a device in which a non-contact change in the number of adjustment pulses can be made in the process of adjusting the output frequency of the inverter. For this, the generator 27 of the sawtooth voltage of the pulse width modulator 10 must be made autonomous, i.e. there must be no connection between. him and the master oscillator 7, or synchronized from an additional master oscillator. Thus, this method of controlling a two-phase inverter allows the output voltage to be controlled while improving the energy performance of the tt I control system and the inverter. Reducing the duration of the control signals of the third and fourth switches of the inverter by J / 2 reduces the static losses in the control device. This control method allows you to eliminate several counter-tact switching of the keys of the inverter rack. This allows a 46% reduction in additional losses from through-currents. When executing the keys of the inverter 9 on the thyristors, the value of losses from the switching currents decreases. This two-phase inverter control method and device for its implementation can be applied in cases when conversion of a constant voltage to a two-phase one with adjustable parameters is required: frequency and output voltage value. Claim 1. Method of control of a two-phase inverter with power buses, made on the basis of a three-phase bridge circuit and includes three racks, each of which consists of two series-connected keys, with the zero output pin connected to the connection points of the middle rack keys the other output pins are connected to the connection points of the phase rack keys, which consist in forming six main ones periodically. with the frequency of the output voltage of the sequence of control pulses, the first and second sets of control pulses providing the state of keys open for the duration of JT, respectively, are supplied to the control inputs of the strut keys, the third and the fifth sequences with lagging and advancing with respect to the beginning of the control unlocking pulses of the first sequence are fed through the main conduction intervals to the control inputs of the keys of the phase racks connected to the same power bus, The fourth and sixth sequences of pulses that are phase-shifted by an angle W with respect to the third and fifth sequences, respectively, are fed to the control inputs of the keys of the phase racks connected to the other power supply bus, and the fifth and sixth sequences of the control pulses provide the open state of the keys of one phase strut at intervals of 0-77 / 2 and T-37X2 with respect to the beginning of the control pulses of the first sequence, about t and h and h so that, in order to extend the functionality by both the liver is capable of controlling the output voltage and improving the energy indices, form four additional periodic sequences of pulses that provide the open phase oi / 2 with the state of the keys of the phase racks shifted with respect to the control pulses of the third, fourth, fifth, and sixth main sequences, respectively, by the angle T - / 2, the aforementioned lagging and advancing of the third and fifth main sequences of pulses provide, respectively, for comp. + O1 / 2 and Y / 2-OL / 2, the duration NOSTA steering gate pulse of the third and fourth main posledovatelnystey provide equal T / 2 (and the fifth and sixth - equal MH-ot, wherein P6 - adjusting the angle.
2. Устройство дл осуществлени способа по п. , содержащее задающий генератор, распределитель импульсов. два выхода которого через усилительноразв зывающий узел подключены к управл ницим входам ключей средней стойки, отличающеес тем, что, оно снабжено модул тором ширины импульсов , делителем частоты и четырехканальным логическим узлом, к входам которого подключены выходы распредеител импульсов, модул тора ширины мпульсов и делител частоты, а его через усилительно-разв зываюий узел соединены с выводами дл одк1вочени к управл ющим входам клюей фазных стоек. Источники информации, рин тые во внимание при экспертизе 1. Коссов О.А., Хасаев О.И. Полостью управл емые тиристоры в устойствах автоматики. М.,- Энерги , 970, с. f12.2. A device for carrying out the method according to claim, comprising a master oscillator, a pulse distributor. two outputs of which are connected to the control inputs of the keys of the middle rack via an amplifier-breaking node, characterized in that it is equipped with a pulse width modulator, a frequency divider and a four-channel logic node, to the inputs of which are connected the outputs of the pulse distributor, the pulse width modulator and the frequency divider It is connected to the control inputs to the control inputs of the phase racks through the amplifier-bonding unit. Sources of information, rintye taken into account during the examination 1. Kossov O.A., Khasaev O.I. Cavity controlled thyristors in automation devices. M., - Energia, 970, p. f12.
&ff& ff
0 % IT 20% IT 2
t±}t ±}
фуг.Зfug.Z