SU809570A1 - Swithing device - Google Patents

Swithing device Download PDF

Info

Publication number
SU809570A1
SU809570A1 SU772555951A SU2555951A SU809570A1 SU 809570 A1 SU809570 A1 SU 809570A1 SU 772555951 A SU772555951 A SU 772555951A SU 2555951 A SU2555951 A SU 2555951A SU 809570 A1 SU809570 A1 SU 809570A1
Authority
SU
USSR - Soviet Union
Prior art keywords
key elements
switching
operational amplifiers
zero
operational amplifier
Prior art date
Application number
SU772555951A
Other languages
Russian (ru)
Inventor
Анатолий Васильевич Фурман
Original Assignee
Предприятие П/Я Г-4903
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4903 filed Critical Предприятие П/Я Г-4903
Priority to SU772555951A priority Critical patent/SU809570A1/en
Application granted granted Critical
Publication of SU809570A1 publication Critical patent/SU809570A1/en

Links

Landscapes

  • Amplifiers (AREA)

Description

(54) КОММУТИРУЮЩЕЕ УСТРОЙСТВО(54) COMMUNICATING DEVICE

1one

Изобретение относитс  к коммутационной технике и может быть, в частности , использовано в многоступенчатых коммутаторах.The invention relates to switching technology and can be, in particular, used in multistage switches.

Известны коммутирующие устройства содержащие операционный усилитель и коммутирующий элемент, включенный в цепь отрицательной обратной св зи операционного усилител  и последовательно в коммутируемую цепь i ,Switching devices are known which comprise an operational amplifier and a switching element included in the negative feedback circuit of the operational amplifier and sequentially in the switched circuit i,

Наиболее близким к предлагаемому ho технической сущности  вл атс  коммутирутцее устройство, содержащее опрационный усилитель, два ключевых элемента, блок управлени  и источник питани , причем ключевые элементы последовательно включены в цепь отрицательной обратной св зи операционного усилител , точка соединени  ключевых элементов непосредственно св зана с выходной клеммой устройства , а управл кщие входы ключевых элементов подключены к выходам блока управлени  2 .Closest to the proposed ho technical entity is a VLATS switching device containing an operating amplifier, two key elements, a control unit and a power source, the key elements being sequentially connected to the negative feedback circuit of the operational amplifier, the connection point of the key elements directly to the output terminal. devices, and the control inputs of the key elements are connected to the outputs of the control unit 2.

Недостатком известных устройств  вл атс  высока  погрешность коммутации , обусловленна   влением смещени  нул  (дрейфом) операционного усилител .A disadvantage of the known devices of the ATC is the high switching error due to the zero bias (drift) of the operational amplifier.

Цель изобретени  - уменьшение погрешности коммутации.The purpose of the invention is to reduce the commutation error.

Указанна  цель достигаетс  тем, что коммутирующее устройство, содержащее операционный усилитель, два ключевых элемента, блок управлени  и источник питани , причем ключевые элементы последовательно включены в цепь отрицательной обратной св зи This goal is achieved by the fact that a switching device containing an operational amplifier, two key elements, a control unit and a power source, the key elements being sequentially included in the negative feedback circuit.

0 операционного усилител , точка соединени  ключевых элементов непосредственно св зана с выходной клеммой устройства, а управл ющие входы ключевых элементов подключены к выходам 0 operational amplifier, the connection point of the key elements is directly connected to the output terminal of the device, and the control inputs of the key elements are connected to the outputs

5 блока управлени , дополнительно содержит операционный усилитель, два запоминак цих конденсатора и дес ть ключевых элементов, причем в цепь отрицательной обратной св зи операци0 онного усилител  последовательно включены два дополнительных ключевых элемента, а точка соединени  этих ключевых элементов подключена к входной клемме устройства, между инверс5 ным входом и выходом каждого операционного усилител  включены дополнительные ключевые элементы, первые обкладки . запоминающих конденсаторов объединены и подключены к средней точ0 ке источника питани , втора  обкладка5 of the control unit, additionally contains an operational amplifier, two capacitor memories and ten key elements, and two additional key elements are sequentially connected to the negative feedback circuit of the operational amplifier, and the connection point of these key elements is connected to the input terminal of the device, between the inverse 5 Additional key elements, the first plates, are included by the input and output of each op amp. storage capacitors combined and connected to the middle point of the power source, the second facing

ервого запоминающего конденсатора и тора  обкладка второго запоминающего онденсатора через дополнительные лючевые элементы соединены соответтвенно с выходом первого и неинверсым входом второго и с выходом второо и неинверсным входом первого опеационных усилителей, неинверсные ходы операционных усилителей через ополнительные ключевые элементы в заны со средней точкой источника питани , а управл нм.аие входы дополнительных ключевых элементов подключены к выходам блока управлени .The first storage capacitor and torus lining of the second storage capacitor through additional key elements are connected respectively with the output of the first and non-inverse input of the second and with the output of the second and non-inverse input of the first operational amplifiers, non-inverse moves of the operational amplifiers through additional key elements are found at the midpoint of the power source, control nm. the inputs of additional key elements are connected to the outputs of the control unit.

На чертеже представлена схема коммутирующего устройства.The drawing shows a diagram of the switching device.

Устройство содержит первый 1 и втоой 2 операционные усилители, первый 3 и второй 4 запоминающие конденсаторы , ключевые элементы 5-16 и источник 17 питани ; точки соединени  коммутирующих (ключевых) элементов 5, 6 и 7, 8, включенных в цепи отрицательных обратных св зей операционных усилителей 1 51 2, подключены соответственно к входной 18 и выходной 19 клеммам устройства; ключевые элементы 20-27.The device contains the first 1 and second 2 operational amplifiers, the first 3 and second 4 storage capacitors, the key elements 5-16 and the power source 17; The connection points of the switching (key) elements 5, 6 and 7, 8, included in the negative feedback circuits of the operational amplifiers 1 51 2, are connected respectively to the input 18 and output 19 terminals of the device; key elements 20-27.

Работа коммутирующего устройства осуществл етс  при периодическом переводе его из активного режима коммутации в режим коррекции, при котором происходит запоминание уровн  дрейфа нул  операционных усилителей и становитс  возможной компенсаци  этого дрейфа при работе устройства в режиме коммутации, что и приводит к увеличению точности коммутации электрического сигнала. По сигналу блока управлени  (ке показан) в режиме запоминани  уровн  дрейфа замкнуты ключевые элементы 9-14, при этом неинверсные входы операционных усилителей 1 и 2 соединены со средней точкой источника 17 питани.-т. С помощью ключевых элементов 9 и 10 инверсные входы операционных усилителей 1 и 2 соединены с, их выходами и усилители охвачены стопроцентными отрицательным: обратными св з ми. Напр жение с выходов операционнык усилителей через зар дные ключевые элемейты 11 и 12 зар жает конденсаторы 3 и 4 до напр жени , раБНого напр жению смещени  нул  соответствующего операционного усилител , В рабочем режиме конадутации по сигналу устройства управлени  закыкаюгс  ключевые элементы 5-8, 15 и 21, а ключевые элементы 9-14 размыкаютс , Запомненные значени  напр жени  смещени  нул  операционных усилителей 1 и 2 через ключевые элементы 15 и 16 подаютс  на кеинверсныа входы соответствующих операционных усилителей . В рабочем режиме коммутации операционные усилители 1 и 2 также охвачены стопроцентным отрицательными обратными св з ми с помощью ключевых элементов 5, б и 7, 8. При этом на выходах операционных усилителей 1 и 2 устанавливаютс  напр жени , равные алгебраическим суммам собственного значени  напр жени  смещени  нул  одного операционного усилител  и запомненного значени  напр жени  смещени  нул  другого операционного усилител . Напр жение смей1ени  нул  каждого операционного усилител  входит в эти алгебраические cyMNbi с одним и тем же знаком, так как запомненные значени  напр жений смещени  нул  подаютс  на неинверсные входы операционных усилителей 1 и 2. Поэтому между входной 18 и выходной 19 клеммами устройства устанавливаетс  разность между алгебраическими суммами напр жений, имеющими место на выходах операционных усилителей 1 и,2. Так как составл ющие 0 этих сумм практически равны по величине и имеют одинаковые знаки, то величина и нестабильность остаточного напр жени , вызванного напр жением смещени  нул  усилител , между 5 клеммами 18 и 19 уменьшена в большое число раз. Малое значение остаточного напр жени  между входной и выходной клеммами ког пиутирующего устройства приводит ,к увеличению точности Q коммутации.The operation of the switching device occurs when it is periodically transferred from the active switching mode to the correction mode, in which the drift level of the zero operational amplifiers is memorized and it becomes possible to compensate this drift when the device operates in the switching mode, which leads to an increase in the accuracy of the electrical signal switching. The signal of the control unit (ke is shown) in the memory mode of the drift level closed the key elements 9-14, while the non-inverse inputs of the operational amplifiers 1 and 2 are connected to the midpoint of the power supply source 17.-m. With the help of key elements 9 and 10, the inverse inputs of operational amplifiers 1 and 2 are connected to their outputs, and the amplifiers are covered by one hundred percent negative: feedback. The voltage from the outputs of the operational amplifiers through the charging key elements 11 and 12 charges the capacitors 3 and 4 to the voltage, the effective bias voltage zero of the corresponding operational amplifier, In the operating mode, according to the signal from the control unit, the key elements 5-8, 15 and 21, and the key elements 9-14 are opened. The stored values of the bias voltage zero of operational amplifiers 1 and 2 through the key elements 15 and 16 are fed to the key inputs of the respective operational amplifiers. In the switching operating mode, operational amplifiers 1 and 2 are also covered by one hundred percent negative feedbacks using key elements 5, 6 and 7, 8. In this case, the outputs of operational amplifiers 1 and 2 are set to voltage equal to the algebraic sum of the own value of the bias voltage the zero of one opamp and the memorized value of the bias zero voltage of another opamp. The zero voltage connection of each operational amplifier enters these algebraic cyMNbi with the same sign, since the stored values of the zero bias voltages are fed to the non-inverse inputs of operational amplifiers 1 and 2. Therefore, between the input 18 and output 19 terminals of the device, the difference between the algebraic the sum of the voltages that occur at the outputs of the operational amplifiers 1 and, 2. Since the components 0 of these sums are almost equal in magnitude and have the same signs, the magnitude and instability of the residual voltage caused by the bias voltage of the amplifier zero between 5 terminals 18 and 19 are reduced by a large number of times. A small value of the residual voltage between the input and output terminals of the co-powered device leads to an increase in the Q switching accuracy.

Claims (2)

1.Авторское свидетельство СССР1. USSR author's certificate № 417905, кл. Н 03 К 17/60, 07.08.72,No. 417905, cl. H 03 K 17/60, 07.08.72, 2.Marjanovic S., Noaks D.R. А high speed, high accuracy digittally.set potentiometer. - Radio and Electron Engr, 1969, 38, 6, p. 345351 (прототип).2.Marjanovic S., Noaks D.R. And high speed, high accuracy digittally.set potentiometer. - Radio and Electron Engr, 1969, 38, 6, p. 345351 (prototype).
SU772555951A 1977-12-28 1977-12-28 Swithing device SU809570A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772555951A SU809570A1 (en) 1977-12-28 1977-12-28 Swithing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772555951A SU809570A1 (en) 1977-12-28 1977-12-28 Swithing device

Publications (1)

Publication Number Publication Date
SU809570A1 true SU809570A1 (en) 1981-02-28

Family

ID=20738422

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772555951A SU809570A1 (en) 1977-12-28 1977-12-28 Swithing device

Country Status (1)

Country Link
SU (1) SU809570A1 (en)

Similar Documents

Publication Publication Date Title
US3810031A (en) Integrated amplifying device having low drift and method of compensating for the drift of an amplifying device
US4400637A (en) Integrator with sampling stage
EP0601935B1 (en) Controlled delay circuit
EP0158646B1 (en) Switched capacitor circuits
SU809570A1 (en) Swithing device
EP0243792B1 (en) Offset corrected amplifier
US4124824A (en) Voltage subtractor for serial-parallel analog-to-digital converter
SU528613A1 (en) Analog storage device
SU739549A1 (en) Operational amplifier with compensation of zero level drift
JP2963914B2 (en) Boost circuit
SU884076A1 (en) Dc amplifying device
SU1734123A1 (en) Analog storage
SU938319A1 (en) Analog storage
SU714419A1 (en) Function generator
SU1437798A1 (en) Resistor bank
SU100152A1 (en) Electronic Function Block
SU920756A1 (en) Integrator
SU976451A1 (en) Multiplication device
SU606206A1 (en) Dc voltage-to-serial code converter
SU1070569A1 (en) Dividing device
SU534767A1 (en) Nonlinear element
SU840961A1 (en) Device for solving field theory non-linear problems
SU635513A1 (en) Analogue storage
SU721834A1 (en) Diode function generator
SU1244723A1 (en) Analog storage