SU809161A2 - Устройство дл цифровой обработкиСигНАлОВ - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ

1

Изобретение относитс  к радиотехнике и может использоватьс  в радиолокации.

По основному авт. св. № 556432 известно устройство дл  цифровой обработки сигналов , содержащее последовательно соединенные аналого-цифровой преобразователь, коммутатор сигналов, идентификатор кодов, блок-сравнени  и блок выделени  большого числа, а также блок управлени ,при этом оба выхода коммутатора соединены также с третьим и четвертым входами блока выделени  большого числа,и цифровой фильтр 1,

Известно, что разрешающа  способность по дальности цифрового устройства, а следовательно , и всей системы определ етс  суммой длительности зондирующего импульса и длительности строба дальндсти.

Недостатком известного устройства  вл етс  низка  разрешающа  способность, определ ема  двойной длительностью зондирующего импульса за счет равенства строба дальности длительности зондирующего импульса, что не позвол ет использовать устройство в системах с высокими требовани ми к разрещающей способности.

Цель изобретени  - повышение разрешающей способности устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  цифровой обработки сигналов дополнительно введены два элемента И, элемент задержки, элемент ИЛИ и группа элементов И, первые входы которых подключены к соответствующим выходам цифрового фильтра, первый и второй выходы блока сравнени  соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены с третьим выходом блока управлени ,

0 выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И подключен ко входу элемента задержки, выход которого соединен со вторым входом элемента ИЛИ, выход которого подключен ко вторым входам элементов

5 И группы, выходы которых  вл ютс  выходами устройства.

На чертеже представлена функциональна  схема устройства дл  цифровой обработки сигналов.

Claims (2)

1. j Устройство содержит аналого-цифровой преобразователь 1, цифровой фильтр 2 и блок 3 управлени , причем между выходом аналого-цифрового преобразовател  1 и входом цифрового фильтра 2 введены последовательно соединенные по двум входам коммутатор 4, блок 5 идентификации кодов, блок 6 сравнени  и блок 7 выделени  большого числа, при этом оба выхода коммутатора 4 соединены также с третьим и четвертым входами блока 7, а выходы блока 3 управлени  соединены со входами преобразовател  1, коммутатора 4, блока 7 выделени  большого числа и элементов 8 и 9 И. Другие входы элементов 8 и 9 И соединены также с выходами блока 6 сравнени , а выходы элементов 8 и 9 И, один непосредственно, а другой через элемент 10 задержки, подключены к входам элемента 11 ИЛИ. Выход элемента 11 ИЛИ соединен с одними входами группы эл-ементов 12 И, другие входы которой подключены к выходам цифрового фильтПредлагаемое устройство работает следующим образом. Входной сигнал гУо тупает на один вхбд аналого-цифрового нреобразовател  1, на другой вход которого поступает управл ющий сигнал с блока 3 управлени . Преобразованный в цифровой за врем  г/2 сигнал , где г - длительность сигнала, поступает па ком.мутатор 4, в котором два соседних числа в одном стробе дальности разде .л ютс  по дву.м каналам. После идентификации кодов этих чисел в блоке 5 идентификации кодов они сравниваютс  по величипе в блоке 6 сравнени . Признаки сравнени  двух чисел поступают на два входа блока 7 выде;1ени  большого числа и в.чоды э.чементов 8 и 9 И. В блоке 7 выделени  большого числа выдел етс  большее число из двух и обрабатываетс  в дальнейшем в цифровом фильтре 2. Элементы 8 и 9 И управл ютс  по дру|им входам импульсо.м длительностью f/2. Управл ющий и.мпульс положительной пол рности расположен в той части строба, где производитс  сравнение двух чисел одного строба, т. е. во второй его половине. На выхода.ч элементов 8 и 9 И будут признаки сравнени  лишь в течение второй половины строба. Поскольку сигнал на выходе элемента 9 И представл ет собой признак больп1е дл  числа из второй половины строба , этот сигнал задерживаетс  на врем  t/2 элементом 10 задержки, выполненным па сдвиговых регистрах. В результате этого на входы элемента 11 ИЛИ сигналы сравнени  чисел поступают в разное врем , соответствуюн ее их взаимному расноложению в стробе. Сигнал с выхода элемента 11 ИЛИ, содержащий объединенные в одном проводе и разъединенные во времени признаки сравнепи  двух чисел, подаетс  на вход груп пы элементов 12 И. Па другой вход грунны элементов 12 И подаетс  многоразр дное число с выхода цифрового фильтра 2, содержап1ее столько каналов, сколько разр дов в цифровом числе. Группа элементов 12 состоит из такого количества элементов И, сколько разр дов в сигнале на выходе цифрового фильтра
2. 2. В результате на выходе группы элементов 12 И сформированы сигналы-длительностью 7/2, расположение которых зависит от местоположени  максимума аналогового сигнала внутри строба. Эти цифровые сигналы  вл ютс  выходными дл  всего устройства. Таким образом, сигналы от соседних целей наблюдаютс  раздельно при .минимальном временном рассто нии между цел ми 1,5г: Разрешающа  способность предлагаемого устройства без учета вли ни  индикатоAR f1 ,51; 0,75i:C, где С - скорост света. Разрешающа  способность известного устройства без учета вли ни  индикатора AR - -2 Ст. Использование предлагаемого устройства улучшает один из важных параметров радиолокатора - его разрешающую способность . Это повыщает надежность и точность раздельного радиолокационного обнаружени  близко расположенных целей, что уве;1ичивает безопасность полетов в услови х повышени  интенсивности воздушного движени . Формула изобретени  Устройство дл  цифровой обработки сигналов по авт. св. № 556432, отличающеес  те.м, что, с целью повышени  разрещающей способности, в него введены два элемента И, элемент задержки, элемент ИЛИ и группа элементов И, первые входы которых подключены к соответствующи.м выходам цифрового фильтра, первый и второй выходы блока сравнени  соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых соединены с третьим выходом блока управлени , выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И подключен ко входу элемента задержки , выход которого соединен со вторым входом элемента ИЛИ, выход которого подключен ко вторым входам элементов И группы, выходы которых  вл ютс  выходами устройства . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 556432, кл. G 06 F 7/02, 1974 (прототип ).