SU796764A1 - Устройство дл выделени переменнойи пОСТО ННОй СОСТАВл ющиХ элЕКТРи-чЕСКОгО СигНАлА - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ВЬЩЕЛЕНИЯ ПЕРЕМЕННОЙ И ПОСТОЯННОЯ СОСТАВЛЯЮЩИХ ЭЛЕКТРИЧЕСКОГО СИГНАЛА

щей выходного сигнала относительно входного, возникающее за счет использовани  демодул ции, что приводит к уменьшению точности определени  поето нной составл ющей. Амплитуда выходной переменной составл ющей зависит от посто нной составл ющей, что требует дополнительной компенсации при разделении сигналов и увеличивает погрешность.

Цель изобретени  - повышение точности и уменьшение фазового сдвига между переменными составл ющими входного и выходного сигналов.

Поставленна  цель достигаетс  тем, что устройство дл  выделени  переменной и посто нной составл ющих электрического сигнала, содержащее блок управлени , преобразователь напр жение-частота , два .счетчика, усилитель , «резистор, источник напр жени , сумматор и компаратор, соединенные со входом устройства, снабжено вторым сумматором, двум  элементами 2 И, цифровым управл емым резистором цифроаналоговым преобразователем и генератором, соединенным через элемент 2 И со счетчиком, выход которого соединен со входом цифрового управл емого резистора, выход которого соединен со входом усилител  и резистором , второй выход которого соединен с выходом усилител  и входом цифроаналогового преобразовател , выход которого соединен с одним входом второго сумматора, второй вход которого, как и вход цифрового управл емого резистора, соединен с выходом источника напр жений, а выход второго сумматора соединен с первым выходом устройства, вторыми входами компаратора и сумматора, выход которого соединен со вторым выходом устройства , причем вход устройства дополнительно соединен с преобразователем напр жение-частота, выход которого через второй элемент 2 И и второй счетчик со входом цифроаналогового преобраз овател , а выход компаратора соединен с блоком управлени , один выход которого соединен со входами элементов 2 И, а два других соответственно с управл ющими входами счетчиков и управл ющими входами цифрового управл емого резистора и цифроаналогового преобразовател .

На чертеже изображена структурна  схема устройства.

Устройство содержит компаратор 1 преобразователь 2 напр жение-частота , сумматор 3, генератор 4 посто нной частоты, элемент 2 И 5, счетчик 6, цифровой управл емый резистор 7, усилитель 8, резистор 9, цифроаналоговый преобразователь 10, сумматор 11, выход которого соединен с выходом устройства, источник12 напр жени , второй элемент 2 И 13,

второй счетчий 14, блок 15 управлени  с выходами 16, 17 и 18.

Устройство работает следующим образом.

Компаратор 1 выполнен в виде усилител  посто нного тока с дифференциальными входами, выход которого соединен со счетным входом триггера, выходной сигнал которого поступает на выход компаратора (на чертеже не показано). На выходе компаратора 1 сигнал 1 возникает в интервалах между нечетным и четным моментом, когда входной сигнал превышает сигнал на выходе сумматора 3. В интервалах между четным и нечетным моментами вышеуказанного превышени  сигнал на выходе компаратора 1 равен нулю. В исходном состо нии счетчики 6 и 14 установлены в нулевые состо ни . На вход устройства подаетс  напр жение UJL,,; , содержащее переменную и посто нную составл ющие. Пусть входной сигнал имеет вид:

U..V е

(i:

М 6in (JL

fex

- кругова  частота переменгде CJL ной составл ющей. В начальный момент напр жение на выходе сумматора 11 равно нулю и на выходе компаратора 1 сигнал соответствует 1. в первом цикле измерени  блок 15 управлени  по этому сигналу формирует на выходах 16 и 18 команды Счет и Перезапись. При этом от генератора 4 посто нной частоты чере элемент 2 И 5 на вход счетчика 6 поступают импульсы с посто нной частоВ счетчике 6 отсчитываетс 

той

текущее число Nt, .

t,2)

где t - текущее врем  включени  компаратора 1.

Текущее число N, все врем  переписываетс  в пам ть цифрового управл емого резистора 7. Под воздействием числа Nfc, сопротивление цифрового управл емого резистора 7 измен етс . Его величина соответствует RT KliNfe,(3)

где V. - масштабный коэффициент цфрового резистора 7 с размерностью Ом/число. Напр жение на выходе усилител  8 определ етс  выражением:

(4)

i-H

и

Ч.

где . напр жение источника 12;

T2g- сопротивление резистора 9. В то же врем  входной сигнал воздействует на преобразователь 2 напр жение-частота , на выходе которого формируютс  импульсы,напр жени  с частотой :

f4 -fo aUb, (5) .

Claims (2)

1. йГде fjj - начальна  частота преобразовател  2, На - коэффициент преобразовани  преобразовател  2 с раз мерностью Гц/в. Импульсы с частотой ч через эле мент 2 И 13 поступают на.счетчик 14 Число отсчитываемое счетчи ком 14, . Ni4 lo f (t)d t, (6) поступает на цифроаналоговый пре-, образователь 10, сигнал на выходе к торого описываетс  выражением; A),O U8- |oNl4 U|2-f-pio2 X2 2 l(-C0560t) U) где V.Q - безразмерный масштабный коэффициент цифроаналогового преобразовател  10. Выбором масшабных коэффициентов множитель . приравнен единице, и выра  ение (7) имеет вид: ,d-( где слагаемое у имеет размернос В. Напр жение на выходе сумматора 1 равно V J o- l - tlHU-cobut) (9) где Цг, - напр жение источни11- kr 2. ка 12. Напр жение Un поступает на вт рой вход компартора 1, на выходе ко торого напр жение соответствует сиг налу 1. Сигнал 1 на выходе компаратора исчезает в момент, когда входной сигнал во второй раз (четный момент превышает Uii , что происходит при t to ц7 В эт же момент на выходе 18 блока 15 управлени  исчезает команда Перезапись , а через небольшой промежуток времени на выходе 17 по вл етс  команда Сброс, устанавливающа  счет чики 6 и 14 в нулевые состо ни . Пр этом в пам ти цифрового управл емого резистора 7 и цифроаналогового преобразовател  10 остаютс  соответ ственно числа NO и Ы, , полученные в момент времени t . В следующий интервал времени, когда сигнал на выходе компаратора 1 соответству ет О, напр жени  на выходах сумма торов 3 и 11 соответственно равны ;(10) i.,.-4rMbinu t. Таким образом, на выходах устрой ства получены посто нна  и переменна  составл кхаие входного сигнала.. Следукхций цикл измерени  происхо дит после очередного превьпиени  входным сигналом напр жени  U, , т. е. через период входного сигнала При этом по вление 1 на выходе компаратора 1 соппадает с командой Счет на выходе 16. Процесс работы счетчиков 6 и 14 совпадает с ранее описанными, а в схемах пам ти цифрового управл емого резистора 7 и сумматора 11 продолжают хранитьс  ранее запомненные числа. При исчезновении 1 на выходе компаратора 1 исчезает команда Счет, выдаетс  команда Перезапись, а после ее окончани  команда Сброс. Затем вышеописанный цикл повтор етс  периодически. При этом сигналы на выходах устройства продолжают описыватьс  выражени ми (10), (11). Положительный эффект заключаетс  в получении по раздельным выходам с высоким быстродействием переменной и посто нной составл ющих входного сигнала инфранизкочастотного диапазона . При этом между динамической составл ющей входного сигнала и сигналом на выходе устройства отсутствует фазовый сдвиг, так как переменна  составл юща  на выходе получаетс  вычитанием из входного сигнала его посто нной составл ющей. Амплитуда определенной переменной составл ющей равна амплитуде переменной составл ющей входного сигнала и не зависит от уровн  посто нной составл ющей, что повышает точность определител . При усталостных и ресурсных испытани х конструкций задаваемые механические нагрузки в большинстве случаев имеют разные значени  положительных и отрицательных амплитуд, а закон изменени  мгновенных значений нагрузок между амплитудами отличаетс  от их аналитического описани . Поэтому возможность анализа реальных переме нных и посто нных составл ющих сигнала повышает достоверность результатов испытаний, что позвол ет определить оптимальный вариант конструкции и, как следствие, приводит к повышению ресурса изделий. Формула изобретени  Устройство дл  выделени  переменной и посто нной составл ющих , электрического сигнала, содержащее блек управлени , преобразователь напр жени -частота , два счетчика, усилитель, резистор, источник напр жени , сумматор и компаратор, соединенные со входом устройства, отличающеес  тем, что, с целью повышени  точности и уменьшени  фазового сдвига между переменными доставл ющими входного и выходного сигналов, оно снабжено вторым сумматором, двум  элементами 2 И, цифровым управл емым резистором, цифроаналоговым преобразователем и генератором, соединенным через элемент 2 И со счетчиком , выход которого соединен со входом цифрового управл емого резистора , выход которого соединен со входом усилител  и резистором, второй выход которогд соединен с выходом усилител  и входом цифроаналогового преобразовател , выход которого соединен с одним входом второго сумматора , второй вход которого, как и вход цифрового управл емого резистора , соединен с выходом источника напр жений , а выход второго сумматора соединен с первым выходом устройства вторыми входами компаратора и сумматора , выход которого соединен со вто рым выходом устройства, причем вход ycTpcvTcTBa дополнительно соединен с преобразователем иапр жение-частота , выход котброго через второй элемент 2 И и второй счетчик св зан со входом цифроанашогового преобразовател , а выход компаратора соединен с блоком управлени , один выход которого соединен со входами элементов 2 И, а два других соответственно с управл ющими входами счетчиков и управл ющими входами цифрового управл емого резистора и цифроаналогового преобразовател . Источники информации, прин тые во внимание при экспертизе 1.Патент Японии 48-23466, кл. I 10 В 6, 1968.
2. 2.Авторское свидетельство СССР № 340973, кл. G 01 R 17/02, 1970.