SU790252A1 - Частотный дискриминатор - Google Patents

Description

(54) ЧАСТОТНЫЙ ДИСКРИМИНАТОР

Изобретение относитс  к технике передачи дискретной информации по каналам радио и электросв зи и может быть использовано в многоканаль ных модемах передачи дискретной информации с ортогональньоми канальными сигналами дл  автоматической подстройки частоты. Известен дискриминаторf содержащий усилитель, коммутирующее устройство и перемножитель, вход которого соединен с входной шиной, а . выход - с интегратором Ш Данное устройство обеспечивает недостаточно высокую точность измерени  расстройки частотСХ. Наиболее близкий предлагаемому частотный дискриминатор содержит два параллельно соединенных канала, в каждом иэ которых входы перемножи телей соединены.с входной клеммой управл ющие входы - с генератором опорных частот, а выходы - с входам интеграторов, устройство управлени  с ключами сброса и передачи и усред нитель, выход которого служит выход устройства. Напр жение (сигнал расстройки) формируетс  на выходе этого устройс , ва пропорционально не только величи не расстройки частоты, но и величине входного сигнала:, из-за этого коэффициент пропорциональности между расстройкой частоты Л со и выходным напр жением U g(,, неизвестен и измен етс  во времени вследствие замираний сигналов в радиоканале. Поэтому эти дискриминаторы могут осуществл ть подстройку частоты ГАПЧ) только в замкнутом кольце системы регулировани . Настройка (отработка смещени  частоты) в такой системе потребует последовательного измерени  параметров по крайней мере нескольких дес тков посылок сигнала . В системах передачи данных, работающих короткими сеанса-ми св зи, требуетс  производить подстройку частоты сразу после приема первой же пары посылок сигнала. Это требование может быть выполнено если измер ть не относительное смещение частоты с известным коэффициентом пропорциональности между выходным напр жением измерител  и величиной расстройки , а только в том случае, если коэффициент пропорциональности будет посто нным не завис щим от замираний в канале св зи и точно известным . Кроме того, дл  получени  высокой точности при однократном измерении необходимо использовать дл  измерени  смещени  частоты все канальные сигналы модема.

Цель изобретени  - повышение точности измерени  расстройки частоты и быстродействи .

Указанна  цель достигаетс .тем, что в частотный дискриминатор, содержащий блок управлени  и каналы преобразовани , каждый из которых включает последовательно соединенные перемножитель, первый вход которого подключен к входу блока управлени  VC входной шине, а второй - к выходу блока генераторов опорных частот, и интегратор, управл ющие входы которого через ключ сброса; а выход через .ключ передачи соединены с первым и вторым выходами блока управлени , введены блок вычитани , блок пам ти, блок сравнени  и выходной блок, вход которого соединен с выходом блока сравнени , выход - с выходной шиной при этом выход каждого из каналов преобразовани  через блок пам ти подключен к входам блока вычитани , выходы которого соединены с входами блока сравнени , а дополнительные выходы блока управлейи  подключены к управл ющим входам блока пам ти, блока вычитани  и -блока сравнени , причем блок сравнени  содержит дополнительный перемножитель компаратор., первый вход которого подключен к выходу первого дополнительного интегратора первый вход которого через первый дополнительный ключ соединен с выходом первого линейного -детектора, вход которого соединен с перВЕлм выходом блока вычитани  и первым входом дополнительного перемножител , второй вход которого подключен к второму выходу блока вычитани  и через второй линейный детектор - к второму входу компаратора , а выход -. к- первому входу переключател , второй вход которого через инвертор, а третий вход непосредственно соединены с выходом второго дополнительного интегратора первый вход которого подключен к выходу второго дополнительного ключа, а вторбй вход - к второму .входу первого дополнительного интегратора и первому выходу дополнительного блока управлени , второй выход которог подключен к первому входу элемента совпадени , второй вход которого соединен с выходом компаратора а выход - с управл ющими входами перв го и второго дополнительных ключей.

На чертеже приведена структурна  электрическа  схема устройства.

Частотный дискриминатор содержит одинаковые каналы 1 преобразовател , каждый из которых состоит из последовательно соединенных перемножител  2, интегратора 3, ключа 4 передачи/ второй вход интегратора 3 соединен с выходом ключа 5 сброса, а вход перемножител  2  вл етс  входом канала 1, причем входы всех каналов 1 соединены с входной шиной устройства, а выход ключа 4  вл етс  выходом каждого из каналов 1 и подключен к входу блока б пам ти, выходы которого с.оединень с соответствующими входами блока 7 вычитани  управл ющие входыключей 5, блока 7,- ключей 4,

5 блока 6 пам ти соединены с выходами блока 8 управлени , при этом первый и второй выходы блока 7 подключены соотв.етственно к входам линейных детекторов 9 и 10 блока 11 сравнени 

0 и к входам дополнительного перемножител  12, выход детектора 9 соединен с входом ключа 13 первого дополнительного , а выход детектора 10 с вторым входом компаратора 14. Выход ключа 13 через первый дополни5 тельный интегратор 15 соединен с первым входом компаратора 14, а выход второго дополнительного ключа 16 через интегратор 17 (второй дополнительный ) подключен через инвер0 тор 18 и непосредственно к входам переключател  19, выход которого  вл етс  выходом блока 11 сравнени , а управл ющий вход соединен с выходом перемножител  12, элемент 20 совпадени  первый вход которого соединен с выходом компаратора 14, второй вход - с первым выходом блока 21 управлени  дополнительного, а выход - с управл ющими входами ключей 13 и 16, второй выход блока 21

0 подключен к управл ющим входам интеграторов 15 и 17, а управл ющий вход - к одному из выходов блока 8 управлени . Выход переключател  19  вл етс  выходом блока 11 сравнени  .

5 и соединен с выходным бло:сом 22, содержащим последовательно соединенные преобразователь 23 функциональ-. ный rf блок 24 усреднени , блок 25 генераторов опорных частот, выходы

0 которого соединены с управл ющими входами перемножителей2. Сигнальный вход ключа 16 соединен с источником посто нной ЭДС.

Дл  по снени  работы частотного

5 дискриминатора,рассмотрим сначала алгоритмы, на основании которых можно измер ть сдвиг частоты в канале св зи.

При демодул ции синусоидальных сигналов с фазоразностной модул цией блок 7 вычитани , осуществл ющий вычисление разности фаз, сопоставл   проекции подканальных

сигналов на п-ой и п- 1-ой посылках вычисл ет косинус и синус разност фаз соседних посылок. а, a.,,,,V,., anOn-. - - n-VrVV. :где n,n-1 - номера посылки/ синфазна  проекци  на п-1 посылке, ( - квадратурна  проекци  п , п-1 посьолке, - амплитуды сигналов по ки, фаза сигнала. Хп и Vn согласно алгоритму разд лени  вычисл ютс  в i-той паре коррел торов каналов 1 Хи; /5н() П1 о I тHz) - JS Ctni«a;itc t J, где s(tV.2:a.cos((..t-f.) - групповой сигнал модема 1 - номер подканального сиг нала в групповом сигнале ( всего N каналов); СЦ„-, - амплитуды подканальных сигналов; - Круговые частоты подканальных сигналов; ni - начальные фазы подканаль ных сигналов на п-ой посылке, содержащие инфо мацию (в виде разност фаз соседних посылок) с передаваемых данных Т - интервал ортогональност подканальных сигналов. Если в канале св зи происходит некоторый сдвиг частоты itMl-J то последний вызывает частотное смеще ние всех подканалбв в групповом сигнале ).2: an,-uo&t()t I в свою очередь, если указанйое смещение частоты невелико, то при однократной фазоразностной модул  ции это смещение может быть обнар жено и измерено как дополнитель на разность фаз при разделении и дем дул ции групповог о сигнала по алг ритмам (1) и (2). в этом случае с учетом смещени  частоты (l) принимает вид a.q.cos(u)x;,-x;., .sinCp Ap);x;.-x;-v;, « причем c sl-ij ; ), где t - длительность посылки группового сигнала. Если вз ть отношение выражени  О-) и (2) в (3),, получаем х -v-x-v « и-/ t( +v-v п- н и- t() Таким образом, приращение разности фаз s4s&UjC пропорциональное смещению частоты под знаком тангенса , не зависит от информационной разности фаз «р и от абсолютного значени  амплитуд подканальных сигналов , измен ющихс  при замирани х в, радиоканале. Дл -реализации (4) и (5 необходим блок 11 сравнени , определ ющий отношение двух напр жений. В данном частотном дискриминаторе дл  делени  двух напр жений определ етс  сначала отношение абсолютных значений этих напр жений. При этом находитс  интервал времени, длительность которого пр мо пропорциональна первому из упом нутых двух напр жений .и обратно пропорциональна второ му. Затем в течение указанного интервала времени интегрируетс  посто нна  ЭДС. Величина, полученна  в ре- зультате интегрировани  т.е. направление , равное отношению абсолютных величин первого и второго напр жений умножаетс  на произведение знаков упом нутых двух входных напр жений . Таким образом, алгоритм определени  отношени  двух напр жений имеет вид. (si «U/si nU)J Ecit Сб), trx - момент времени, определ емый из выражени  tx JU,I Частотный дискриминатор работает следующим образом. Предположим, что блок 8 управле- ни  вырабатывает управл ющие импульсы так, что интервал интегрировани  Т группового сигнала, который задатс  ключами 5 коррел торов, состо их из перемножител  2 и интегратоа 3 в каналах 1, находитс  внутри алодой посылки принимаемого си-гнала. ри этом, в конце посылок каждой арой коррел торов вычисл ютс  прокции по алгоритму (2) посредством еремножителей 2, блока 25 генератоов и интеграторов 3 с ключами 5. ерез ключи 4 каналов 1 полученные ары проекций передаютс  в блок б

ам ти откуда последовательно переаютс  на входы блока 7, осущестл ющего вычисление разности фаз и еализующего операцию (1) , а при двиге частоты в радиоканале св зи перацию (3) дл  каждого подканального сигнала модема поочередно. Далее полученные косинусы и синусы разностей фаз (которые полуаютс  в виде произведений амплитуд соседних посылок на косинусы и синусы разности фаз) поочередно дл  всех подканалов передаютс  к декодеру модема и одновременно навход блока 11, в котором производитс  обработка упом нутых косинусов и синусов разностей фаз по алгоритмам (б) и {1) также поочередно дл  каждого подканального сигнала, т.е. вычисл етс  отношение синуса на Косинусе согласно (4), При этом детектором-.9 и 10 определ ют абсоютные величину синуса и косинуса, перемножитель 12 умножает их знаки и в соответствии с результатом умножени  знаков устанавливает переключатель 19, интегратор 15 с ключом 13, компаратором 14 и элементом 20 совпадени  вычисл ет интервал времени , пр мо пропорциональный синусу разности фаз и обратно пропорциональный косинусу разности фаз согласно алгоритму () , а интегратор 17 с ключом 16 определ ют отношение синуса к косинусу, интегриру  посто нную ЭДС Е согласно (б).

Инвертор 18 необходим дл  соответствующей установки знака отношени  на выходе блока 11. Блок 21 вырабатывает команды (импульсы управ лени  дл  ключей 13 и 14 и сброса дл  интеграторов 15 и 17) дл  последовательного вычислени  тангенсов набега разности фаз во всех подканальных сигналах.

Функциональный преобразователь 23 вычисл ет последовательно во времени напр жени , пропорциональные набегамразностей фаз из-за смещени  частоты в канале св зи по алгоритму

-AUjt ctrcti AuJt С8)

дл  всех подканальных сигналов.

Так как величина С - длительность посылки - константа, то блок 24 усреднени  с точностью до .известного посто нного множител  накапливает напр жение, пропорциональное смещению частоты в радиоканале, измеренное во всех подканальных сигналах на одной посылке однойременно. Это дает возможность измерить достаточно точное смещение частоты в радиотракте сразу после приема первой же пары}посылок сигнала и тем самым повысить скорость вхождени  в св зь в начале каждого сеанса работы модема порадиоканалу, а также повысить

помехоустойчивость при измерении смещени  частоты.

Claims (2)

1. Формула изобретени  1.Частотный дискриминатор, содержащий блок управлени  и каналы преобразовани , каждый из которых включает последовательно соединенные перемножитель, первый вход которого подключен к входу блока управлени  и входной шине, а второй - к выходу блока генераторов опорных частот, и интегратор, управл ющие вггоды которого через ключ сброса, а выход через ключ, передачи соединены с первым и вторым выходами блока управлени , отличающийс  тем, что, с целью повышени  точности измере ,ни  расстройки частоты и быстродействи , в него введены блок вычитани , блок пам ти, блок сравнени  и выходной блок, вход которого соединен с выходом блока сравнени , а выход - с выходной шинoй при этом выход каждого из каналов преобразовани  через блок пам ти подключен к входам .блока вычитани , выходы которого соединены с входами блока сравнени , а дополнительные выходы блока управлени  подключены к управл ющ им входам блока пам ти блока вычитани  и блока сравнени .
2. 2.Дискриминатор по п.1, отличающийс  тем, что блок сравнени  содержит дополнительный перемножитель , компаратор, первый вход которого подключен к выходу первого дополнительного интегратора, первый вход которого через первый дополнительный ключ соединен с выходом первого линейного детектора, вход которого соединен с первым выходом блока вычитани  и первым входом дополнительного перемножител , второй вход которого подключен к второму выходу блока вычитани  и через второ линейный детектор - к второму входу компаратора, а выход - к первому входу переключател , второй вход которого через инвертор, а третий вход непосредственно соединены с выходом второго дополнительного интегратора,первый вход которого подключен к выходу второго дополнительного ключа,а второй вход - к второму входу первого дополнительного итегратора и.первому выходу дополнитеного блока управлени ,второй выход кторого подключен к первому входу элемента совпадени ,второй вход которог соединен с выходом компаратора,а выход - с управл ющими входами первого и второго дополнительных ключей.

   Источник информации, прин тые во.внимание при экспертизе

   1.Авторское свидетельство СССР № 470057, кл. Н 03 D 13/00, 1973. - 2.Авторское свидетельство СССР 518864,, кл. Н 03 К 5/20, 1974. fj rinotoH к декодеру модема