Изобретение относитс к вычисл тельной технике, а именно к устройствам дл формировани импульсов и может найти применение при построени цифровых интегральных схем на МДП транзисторах. Известен триггер на Г4ДП транзисто рах, содержащий первый и второй переключающие транзисторы, затвор каждого из которых подключен к стоку другого переключающего транзистора,, третий переключающий транзистор, под ключенный параллельно первому переключающему транзистору, и вентильный транзистор, у которого исток подключен ко входной шине, сток - к затвор третьего переключающего транзистора а затвор - к шине записи информации и к истокам первого и третьего переключающих транзисторов 13 . . Недостатком известного триггера вл етс протекание тока через шину записи, что привод т к повышению уровн логического О на выходе :триггера и к по влению дополнительной составл ющей перекрестных помех Известен триггер на МДП транзисторах , содержаний первнЯ и второй элементы ИЛИ-НЕ с перекрестными св з ми , второй входпервого элемента ИЛИ-НЕ подключен к выходу третьего элемента ИЛИ-НЕ и к первому входу четвертого элемента ИЛИ-НЕ, выход которого подключен ко второму входу второго элемента ИЛИ-НЕ, и вентильный транзистор,- исток которого подключен ко вхоДной шине, сток - к первому входу третьего элемента ИЛИ-НЕ, а затвор к шине записи ийформации и ко вторым входс1М третьего и четвертого элементов ИЛИ-НЕ L2j Недостатком известного устройству вл етс его сложность. Цель изобретени - упрощение триггера . Дп достижени поставленной цели в триггере на МДП транзисторах, содержащем два элемента ИЛИ-НЕ с перекрестными св з ьш и вентильный транзистор, исток которого подключен ко входной шине, а затвор - к шине записи информации, второй вход первого элемента ИЛИ-НЕ подключен к стоку вентильного-транзистора, а второй вход второго элемента ИЛИ-НЕ подключен к шине записи инфо 1ации. На чертеже представлена принципиальна электрическаа- схема триггера .The invention relates to a computational technique, namely, devices for generating pulses, and may find application in the construction of digital integrated circuits on MOS transistors. The trigger on G4DP transistors is known, containing the first and second switching transistors, the gate of each of which is connected to the drain of another switching transistor, the third switching transistor connected in parallel to the first switching transistor, and the gate transistor whose source is connected to the input bus, drain - to the gate of the third switching transistor and the gate to the information recording bus and to the sources of the first and third switching transistors 13. . The disadvantage of the known trigger is the flow of current through the write bus, which leads to an increase in the logic level O at the output: the trigger and the appearance of an additional component of crosstalk Known trigger on MIS transistors, the contents of the first and second elements OR NOT cross-linked mi, the second input of the first element OR is NOT connected to the output of the third element OR NOT and to the first input of the fourth element OR NOT, the output of which is connected to the second input of the second element OR NOT, and the gate transistor is the source a bus connected to the input, the flow - to the first input element of the third NOR gate and to the bus and to write iyformatsii vhods1M second third and fourth OR-NO elements L2j disadvantage of the known apparatus is its complexity. The purpose of the invention is to simplify the trigger. Dp achieve the goal in the trigger on MOS transistors containing two OR-NOT elements with cross-links and a gate transistor, the source of which is connected to the input bus and the gate to the information recording bus, the second input of the first element OR is NOT connected to the drain valve-transistor, and the second input of the second element OR is NOT connected to the bus recording information infoatsii. The drawing shows the electrical circuit diagram of the trigger.