SU782172A1 - Устройство дл формировани сигнала передачи данных - Google Patents

Description

1

Изобретение относитс  к радиотехнике и может использоватьс  в синтезаторах сигналов дл  передачи данных по каналам св зи.

Известно устройство дл  формировани  сигнала передачи данных, содержащее формирователь опорных частот , две группы умножителей по 2п (где п 1, 2,...) умножителей в каждой группе, два сумматора L .

Однако, известное устройство обладает недостаточной помехоустойчивостью .

Цель изобретени  - повышение помехоустойчивости .

Указанна  цель достигаетс  тем, что в устройстве дл  формировани  сигнала передачи данных содержащем формирователь опорных частот, две группы умножителей .по 2п (где п 1, 2,...) умножителей в каждой группе , два сумпатора, введены две группы О-триггеров, по 2п о-триггеров в группе (п - любое целое положительнЬе число), (Bri -2) блоков совпадени , (п-1)-разр дный регистр сдвига и дифференциальный усилитель, причем в каждой группе выход первого Dтриггера подключен через соответству .ющил блок совпадени  к информационному входу второго D-триггера, выход 2п-го О-триггера через первый блок совпадени  из соответствующей пары блоков совпадени  подключен 5 к своему первому информационному входу и через второй блок совпадени  г к второму информационному входу (2п-1) D-триггера, а выход каждого К-го D-триггера (где К - 2, 3,...,

10 2п-1) через первый блок совпадени  из соответствующей пары блоков совпадени  подключен к первому информационному входу (К+1)-го D-триггера и через второй блок совпадени  из

15 соответствующей пары блоков совпадени  - ко второму информационному входу (K-l)-ro D-триггера, при этом к второму входу каждого первого блока совпадени , соответствующего к-му

20 D-триггеру, подключен,выход К(mod п)го разр да регистра сдвига, к второму входу каждого второго блока совпадени  , соответствующего К-му. D-триггеру кроме первого, подключен

25 выход пК (mod п) -го разр да регистра сдвига, причем выходы каждого 0триггера первой и второй группы через . соответствующий умножитель подключены соответственно ко входам первого

30 и второго сумматоров, выходы которых

подключены к первому и второму входу дифференциального усилител , а ко входам синхронизации (п-1)-разр дного .регистра сдвига и О-триггеров подключен выход формировател  опорных частот, кроме того, выход 0триггера каждой группы подключен через первый блок совпадени  из соответствующей пары блоков совпадени  к первому информационному входу 2п-го D-триггера второй группы.

На фиг. 1 приведена структурна  электрическа  схема предлагаемого устройства (); на фиг. 2 - графики , по сн ющие его работу.

Устройство дл  формировани  сигнала передачи данных содержит формирователь 1 опорных частот, две группы 2 и 3, состо щие из блоков 4 совпадени , О-триггеров 5 и умножителей 6, регистр 7 сдвига, первый и второй сумматоры 8 и 9 и дифференциальный усилитель 10.

Устройство дл  формировани  сигнала передачи данных работает следующим образом.

Сигнал передачи данных представл етс  взвешенной суммой элементов сигнала, которые можно назвать синфазным ;и квадратурным интерполирующим импульсом (СИИ и КИИ)

При определенных соотношени х средней частоты спектра и скорости передачи СИИ и КИИ в сигнале с эквидестантными отсчетами (СЭО) будут иметь одинаковый вид и отличатьс  только смещением во времени. В этом случае возникает вомзожность использовать дл  формировани  СИИ и КИИ одинаковых функций, смещенных во времени. Особенно удобно использовать заданные на интервале времени. Т четные (или нечетные ) базисные функции-, состо щие из пр моугольных импульсов (фиг. 2а). СИИ и КИИ, полученные взвешенным сложением этих функций, показаны на фиг. 2 б.

. Пусть в одном из тактов длительности t в первый D-триггер 5 и регистр 7 записываютс  со входа 11 и выхода формировател  1 логические ед ницы. Положительный уровень/имеющий место на выходе первого D-триггера умножаетс  первым умножителем 6 на некоторое число С 1 и через второй сумматор 9 и дифференциальный уси-, литель 10 поступает на выход 12. В следующий такт единица с выхода первого 0-триггера 5 записываетс  чере блок 4 на второй D-триггер 5, ас выхода, 1-го разр да регистра 7 переписываетс  на второй разр д. -Вторы умножителем 6 положительный уровень имеющий место на выходе второго Dтриггера 5, умножаетс  на число С 2 и через первый сумматор 8 и диффере циальный усилитель 10 (инверсный вход) поступает на выход 12 с отрицательным- знаком.

Дальнейшее продвижение логической единицы до последнего D-триггера 5 первой группы 2 и формирование СИИ (кии) до половины интервала времени Т происход т аналогично.

При этом на вход формировател  1 каждый четвертый такт поступает единица . В 9-том такте единица на последнем D-триггере 5 остаетс , так как она нав зываетс  ему обратной св зью через блок 4, который открыт единицей на входе регистра 7,

В следующем такте логическа  единица с последнего D-триггера 5 продвигаетс  в обратном пор дке и формируетс  втора  половина СИИ(КИИ). 5 Формируемые СИИ и КИИ - четные функции. Дл  формировани  нечетных фукций необходимо обеспечить, чтобы обратное продвижение едини-. цы осуществл лось по другой группе Q О-триггеров 5. Это может быть осуществлено схемой, у которой выход последнего 0-триггера 5 каждой группы соединен через блок 4 не с собственным Д-входом, а с Д-входом последнего 0-триггера 5 другой группы.

В реальном сигнале информаци  (единица) на вход 11 может поступать через 4 такта. При этом устройство осуществл ет параллельное формирование нескольких СИИ (КИИ) , смещенных один относительно другого, и сложение их. Дл  получени  СИИ (кии) противоположной пол рности (при передаче логического нул } 5 единица записываетс  со входа 13

на первый О-триггер 5 второй группы 3 и продвигаетс  по D-триггерам 5 этой группы.

Выходы группы 3 соединены через 0 первый и второй сумматоры .8 и 9 с дифференциальным усилителем 10 таким образом, что СИИ (КИИ), формируемый на выходе 12 при записи логической единицы на вход 13, 5 отличаетс  от СИИ (КИИ), формируемого при записи единицы на вход 11, знаком. Сигнал на выходе 12 представл ет собой сумму СИИо(КИИ), смещенных один относительно другоQ го во времени, положительных или отрицательных в зависимости от того , накакой из входов (11 или 13) поступает единица в момент начала формировател  данного СИИ (КИИ).

Claims (2)

1. Устройство дл  формировани  сигнала передачи данных,содержащее

формирователь опорных частот, две группы умножителей по 2п (где п 1, 2,...) умножителей в каждой группе, два сумматора, отличающеес  тем, что, с целью

повышени  помехоустойчивости, введены две группы О-триггеров, по 2п D-триггеров в группе (п - любое целое положительное число), (8п-2) блоков совпадени ,(п-1)-разр дный регистр сдвига и дифференциальный усилитель , причем в каждой группе выход первого 0-триггера подключен через соответствующий блок совпадени  к информационному входу второго О-триггера ,выход 2п-го D-триггера через перв блок совпадени  из соответсвующей пары блоков совпадени  подключен к своему первому информационному входу и через второй блок совпадени  из соответствующей пары блоков совпадени  - к второму информационному входу (2п-1) D-триггера, а выход каждого К-го О-Триггера (где К 2, 3,..., 2п-1) через первый блок совпадени  из соответствующей пары блоков совпадени  подключен к первому информационному входу (К+1)-го D-триггера и через второй блок совпа дени  из соответствующей пары блоков совпсщени  - к второму информационному входу (K-l)-ro D-триггера, при этом к второму входу каждого первого блока совпадени , соответствующего К-му 0-триггеру, подключен выход

K(modn)-ro разр да регистра сдвига, к второму входу каждого BTOpoio блока совпадени , соответствующего К-му D-триггеру кроме первого, подключен выход (mod . п)-го разр да, регистра сдвига, причем выходы каждо .го D-триггера первой и второй группы через соответствующий умножитель подключены соответственно ко входам первого и второго сумматоров, выходы которых подключены к первому и вто0 рому входу дифференциального усилител , а ко В1ХодШ«1 синхронизации (п-1)-разр дного регистра сдвига и D-триггеров подключен выход фомировател  опорных частот.

5

2. Устройство по п. 1, о т л и ч а ю щ е е с.  . тем, что, выход 2п-го 0-триггера каждой группы подключен через первый блок совпадени  из соответствующей пары блоков совпадени  к первому информационному

0 входу 2п-го D-триггера второй группы

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР

5 № 655080, кл. Н 04 L 27/02, 1977 (прототип).

и

п

п

п

п

п

и

и

л

п

Lf