SU780003A1 - Code comparing circuit - Google Patents

Code comparing circuit Download PDF

Info

Publication number
SU780003A1
SU780003A1 SU782719919A SU2719919A SU780003A1 SU 780003 A1 SU780003 A1 SU 780003A1 SU 782719919 A SU782719919 A SU 782719919A SU 2719919 A SU2719919 A SU 2719919A SU 780003 A1 SU780003 A1 SU 780003A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
group
elements
code
outputs
Prior art date
Application number
SU782719919A
Other languages
Russian (ru)
Inventor
Эдуард Викторович Лысенко
Вячеслав Алексеевич Попов
Владимир Андреевич Дергачев
Сергей Алексеевич Губка
Original Assignee
Харьковский авиационный институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский авиационный институт filed Critical Харьковский авиационный институт
Priority to SU782719919A priority Critical patent/SU780003A1/en
Application granted granted Critical
Publication of SU780003A1 publication Critical patent/SU780003A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) СХЕМА СРАВНЕНИЯ КОДОВ(54) CODE COMPARISON DIAGRAM

tt

ИзоОретение относитс  к области автомати и и вычислительной техники и предназначено дл  автоматизации процесса вычислени  булевой разности при проектировании сре;цств тестового и аппаратурного контрол  комбинационных схем.The invention relates to the field of automation and computer technology and is intended to automate the process of calculating the Boolean difference in the design of environments of test and instrumental control of combinational circuits.

Известна схема сравнени  кодов, содержаща  .элементы ИЛИ-НЕ едостатком ее  вл етс  невозможность вычислени  булевой разности. The known code comparison scheme, which contains OR-NOT elements, is that it is impossible to calculate the Boolean difference.

Наиболее близким техническим решением к данному  вл етс  схема сравнени  кодов, содержаща  регистр и группу элементов неравнозначность, первые входы которых  вл ютс  входами первой группы схемь 2. Схема содержит, кроме того, элемент ИЛИ.The closest technical solution to this is a code comparison scheme containing a register and a group of elements of inequality, the first inputs of which are the inputs of the first group of scheme 2. The scheme also contains the OR element.

Недостатком ее  вл етс  невозможность вычислени  булевой разности.Its disadvantage is the impossibility of calculating the Boolean difference.

Целью изобретени   вл етс  расширение функциональных возможностей за счет вычислени  булевой разности.The aim of the invention is to enhance the functionality by calculating a Boolean difference.

Цель достигаетс  тем, что в схему введены счетчик, два коммутатора, элемент неравнозначность, дешифратор , группу элементов И, причем выходы счетчика соединены со вторыми входами элементов неравнозначнсУсть группы, с входами дешифратора и управл ющими входами первого коммутатора , информационные входы которого  вл ютс  входами второй группы схемы и соединены с информационными входами второго коммутатора, управл ющие входы которого соединены с выходами элементов неравнозначность ,группы, а выходы первого и второго коммутаторов соединены с первым и The goal is achieved by introducing a counter, two switches, an unequal element, a decoder, a group of elements I, and the outputs of the counter are connected to the second inputs of the elements unequal to the group, to the inputs of the decoder and the control inputs of the first switch, the information inputs of which are the second groups of the circuit and are connected to the information inputs of the second switch, the control inputs of which are connected to the outputs of the inequality elements, the groups, and the outputs of the first and second switches are dinen with the first and

10 вторым входами элемента неравнозначнрсть , выход котор ого подключен к первым входам элементов И группы, вторые входы которых соединены с соответствующими выходами дешифратора, а выходы подключены к входам реги15 Ътра, выходы которого  вл ютс  выходами схемы.10 by the second inputs of the unequal element, the output of which is connected to the first inputs of the AND elements of the group, the second inputs of which are connected to the corresponding outputs of the decoder, and the outputs are connected to the inputs of the register, the outputs of which are the outputs of the circuit.

Схема представлена на чертеже. Схема содержит входы 1 схемы второй группы, входы 2 первой группы The scheme is shown in the drawing. The circuit contains inputs 1 of the second group, inputs 2 of the first group

20 схемы, счетчик 3, первый коммутатор 4, второй коммутатор 5, группу 6 элементов неравнозначность, элемент неравнозначность 7, дешифратор 8, регистр 9, выходы 10 схемы, группу 20 circuits, counter 3, first switch 4, second switch 5, group 6 elements are unequal, element 7 are non-equivalence, decoder 8, register 9, circuit outputs 10, group

25 -11элементов И.25 -11 elements I.

Коммутаторы 4 и 5 имеют п управл ющих входов, 2 информационных входов , один выход состоит из п-входового дешифратора, 2 двухвходовыхSwitches 4 and 5 have n control inputs, 2 information inputs, one output consists of a p-input decoder, 2 two-input

30thirty

схем И, сщной 2 -входовой схемы ИЛИ и предназначены дл  выбора на основании управл ющего двоичного кода (П) соответствующего разр да из информационного.двоичного кода.AND circuits, with a 2-input OR circuit, and are intended for selection, based on the control binary code (P), of the corresponding bit from the information binary code.

Рассмотрим работу булевой схемы.Consider the operation of a Boolean circuit.

По определению булевой разностью логической функции F (х , . . .,х,) по переменной х называетс  логическа  функци  R{x,. . . ,Xf,) вида R{x.,. . . , х)(х , . . . , . . . ,х)ФР(х , . . .X,-, ...,хи). То есть дл  вычислени  функции R(х ,...,х) необходимо вычисл ть значение функции F на наборе X ,... , х ,., . , X у, и сложить по модулю два со значением исходнойфункции на рассматриваемом наборе.By definition, the Boolean difference of the logical function F (x, ..., x,) with respect to the variable x is the logical function R {x ,. . . , Xf,) of the form R {x.,. . . , x) (x,...,..., x) DF (x,... X, -, ..., xi). That is, to calculate the function R (x, ..., x), it is necessary to calculate the value of the function F on the set X, ..., x,.,. , X y, and add modulo two with the value of the original function on the set in question.

Значени  исходной функции на всех двоичных наборах., входных переменных (таблица истинностц функции) подаютс  на входы 1.The values of the original function on all binary sets, input variables (table of truth functions) are fed to inputs 1.

На входы 2 подаетс  п-разр дный двоичный код, несущий информацию о . , по переменным вычисл етс  булева  разность. Если она вычисл етс  по переменной х , то в i -м разр де двоичного кода будет 1, втз Всех остальных разр дах - О. Например, дл  , при вычислении булевой разности по переменной х двоич{}ый код имеет вид 100.Input 2 is supplied with an n-bit binary code carrying information about. , the variable is a Boolean difference. If it is computed from variable x, then in the i-th bit of a binary code will be 1, bt All other bits will be O. For example, for, when calculating a Boolean difference from the variable x, the binary {} code looks like 100.

Счетчик 3 формирует последователь- нрсть двоичных наборов (двоичных слов). Дл  каждого набора производитс  определение значени  исходной функции на данном (на выходе коммутатора 4) , в группа 6 на основаййи управл к дего кода формируетс  набор х ,. . .ху,.. .„, и определ етс  значение исходной функции на этом наборе (на выходе коммуУатора 5). Элемент нерав оЗначЕНОСТь 7 производит, сложение по модулю два значений функции на наборах х,...«Counter 3 generates a sequence of binary sets (binary words). For each set, the value of the original function is determined at this (at the output of switch 4), and in group 6, a set of x, is formed on the basis of control of the code. . .hu, .... „, and the value of the original function on this set (at the output of Communicator 5) is determined. The element of unequal value 7 produces, the addition modulo two values of the function on the sets x, ... "

X; , ... х у, и х , . . . , . 4 . I f.X; , ... xy, and x,. . . , four . I f.

Результат сложени  поступает на перёые входы элементов И rpynrw 11 В зависимости от рассматрйваешго двоичного набора (пойтупаймчего с йвоич-; ного счетчика 3) вйдаефс  то соотвег cтвyШё 4y выходу в регистр ; ;-..-;.The result of the addition goes to the first inputs of the elements And rpynrw 11 Depending on the considered binary dialing (from the yoyochny; counter 3), the output corresponds to the output in the register; ; -..- ;.

После рассмЬтренм  всех набЬрёв в регистре сформирована булева  разность . Устройство работает аналогично в случае; вычислени  булевой разности по нескольким переменный.After examining all the nbls in the register, a boolean difference is formed. The device works similarly in the case; calculating a boolean difference over several variables.

Рассмотрим пример работы устройства дл  . Пусть 3:адана исходна  функци f таблица ИСТИННОСТИ которой приведена в табл. Необходимо вычислить булевую разность lio переменной х. Двоичный код, поступающий на входы 1, имеет вид 01111010,Consider the example of the operation of the device for. Let 3: adana source function f the table of TRUTH is given in table. It is necessary to calculate the boolean difference lio of the variable x. The binary code arriving at the inputs 1 has the form 01111010,

а двоичный код, поступаквдий на входы 2 имеет .вид 010.and the binary code, the inputs to inputs 2, has a .vid 010.

Исхо;рна  таблица истинности ло1ической функцииIshod; ph is the truth table of logical function

Значени  лодаоичный нагической бор функцииValues of the Lagnose Nagycic Bore Function

оиоoio

О 1 1 1 1 О 1 ОO 1 1 1 1 O 1 O

001 010 011 100 101 110 111001 010 011 100 101 110 111

Применение предложенного устройства позвол ет расширить, автоматизировать класс решаемых задач.The application of the proposed device allows to expand and automate the class of tasks to be solved.

Claims (2)

1.Ф.Сэллерс Методы обнаружени  ошибок в работе ЭЦВМ, М., Мир, 1973, с. 74, фиг. 4, 7.1.F.Sellers Methods for detecting errors in the operation of the digital computer, M., Mir, 1973, p. 74, FIG. 4, 7. 2.Гаврилов Ю.В., Пучко А.Н. Арифметические устройства быстродействующих ЭЦВМ, Советское радио, М., 1970, с. 242, р. 5.3.1.2. Gavrilov Yu.V., Puchko A.N. Arithmetic devices of high-speed digital computers, Soviet Radio, Moscow, 1970, p. 242, p. 5.3.1.
SU782719919A 1978-12-19 1978-12-19 Code comparing circuit SU780003A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782719919A SU780003A1 (en) 1978-12-19 1978-12-19 Code comparing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782719919A SU780003A1 (en) 1978-12-19 1978-12-19 Code comparing circuit

Publications (1)

Publication Number Publication Date
SU780003A1 true SU780003A1 (en) 1980-11-15

Family

ID=20808194

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782719919A SU780003A1 (en) 1978-12-19 1978-12-19 Code comparing circuit

Country Status (1)

Country Link
SU (1) SU780003A1 (en)

Similar Documents

Publication Publication Date Title
Martin Asynchronous datapaths and the design of an asynchronous adder
US4523292A (en) Complementary FET ripple carry binary adder circuit
KR940008612B1 (en) Circuitry for complementing binary numbers
US3932734A (en) Binary parallel adder employing high speed gating circuitry
US4157589A (en) Arithmetic logic apparatus
GB1570931A (en) Unit circuit for forming a binary adder and a binary adder so formed
US3925651A (en) Current mode arithmetic logic array
JPS63102510A (en) Composite circuit constituting exclusive or gate and/or exclusive nor gate
US3351782A (en) Multiple emitter transistorized logic circuitry
KR870009595A (en) Serial-Bit 2's Complement Digital Signal Processing Unit
US4709346A (en) CMOS subtractor
US2999637A (en) Transistor majority logic adder
Higuchi et al. Static-hazard-free T-gate for ternary memory element and its application to ternary counters
SU780003A1 (en) Code comparing circuit
US4092522A (en) 5-Bit counter/shift register utilizing current mode logic
US3538443A (en) General purpose logic package
US3075093A (en) Exclusive or circuit using nor logic
US4989174A (en) Fast gate and adder for microprocessor ALU
US4071904A (en) Current mode multiple-generating register
KR930015431A (en) moderator
GB1135108A (en) Binary digital circuits
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
US3505648A (en) Arithmetic and logic system using ac and dc signals
SU1621164A1 (en) Multiple-function logic module
US3336468A (en) Hamming magnitude determinator using binary threshold logic elements