Claims (2)
Эта цель достигаетс тем, что устройство содержащее генератор входных импульсов, блок сравнени , первый вход которого соединен с выходом испытуемой схемы, эталонную схему, блок регистрации, первый индикатор, введены двоичный счетчик импульсов, Кольцевой счетчик импульсов, элеменд-ы запрета, триггер, инвертор, элеМент ИЛИ,- переключатели рода работ, второй индикатор, причем первый выход генератора входных импульсов соединен с соответствующими разр дами двоичного и кольцевого счетчика импульсов , другие соответствующие разр ды которых соединены соответственно со входами испытуемой и эталонной, схем и первым входом первого элемента запрета, который соединен оо вторым выходом генератора входных импульсов и через первый переключатель рода работ соединен с выходом блока сравнени , второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами этгшонной схемы, входы которой соединены соответственно со входами блока регистрации , первый вход второго элемента запрета соединен с выходом блоЧса сравнени и через второй переключатель рода работ с соохветствующим входом блока регистрации, второй вход второго элемента запрета соединен со входом цервого индикатора и с первым выходом триггера, вход которого соеди нен с выходом второго элемента эапреia , а второй вход - со входом инвертора , выход.которого соединен со втоpJjM входом первого элемента запрета выход которого соединен со входом второго индикатора, а в качестве эталонной схемы использовано штекерное поле, в качестве блока сравнени использован элемент антисовпадений , при этом блок регистрации содержит элементы И, входы которых-соединены с соответствующими входами блока регистрации, а выходы соединены с источниками света, которые оптически св заны через фотоприем ники с источниками света табло индикаторов . На чертеже приведена функциональна схема устройства, Устройство содержит генератор вход ных импульсов 1, двоичный счетчик импульсов 2, кольцевой счетчик импульсо 3, элементы запрета 4, 5, индикаторы 6,7, эталонную схему 8, включающую штекеры 9, штекерное поле 10 и картушаблон 11, блок сравнени 12, триггер 13, переключатели рода работ 14, 15, блок регистрации 16, содержащий элементы И 17, 18, 19, источники света 20,21,22, фотоприемники 23,24,25 и источники света табло индикаторов 26 27, 28, инвертор 29 и элемент ИЛИ 30 Устройство работает следуквдим образом . Число раз) дов двоичного счетчи-. ка импульсов 2 равно п+1, где п - количество входных сигналов испытуемой схемы 31. Количество разр дов кольце вого счетчика импульсов 3 равно а количество контактов на штекерном ле 10 равно 2. Карта-шаблон 11 имеет перфорации, по которым замыкаютс с помощью штекеров 9 те контакты штекерного пол 1C, которые,соответствуют тем наборам вхбдйьк сигналов, при которых испыту ма схема 31 имеет отклик, соответст вующий сигналу 1 в соответствии с ее логической функцией. Вс штекеры 9, не использованные дл замыкани контактов штекерного пол 10, наход тс при потенциале об щей точки эталонной схемы 8, соответ вующем потенциалу «логического О . В ййёисййбсти от положени перекл чателей рода работ 14, 15 устройство может работать в двух режимах: . отбраковка и испытание. В режиме отработка (переключатели рода работ 14 и 15 в положении А) импульсы от генератора входных им пульсов 1 заполн ют двоичный счетчик импульсов 2 и переключают разр ды кольцевого счетчика импульсов 3. В результате на входы испытуемой схемы 31 поступают последовательно все возможные комбинации входных сигналов, а к контактам штекерного пол 10 поочередно подводитс напр жение, соответствующее логическому сигналу . Таким образом , каждый контакт штекерного пол 10 оказываетс единственным образом св занным с одним из наборов входных сигналов,поступающих на входы испытуемой схемы 31.Отклик испытуемой схемы 31 и сигнал,образовавшийс на штекерном полеЮ поступают на блок сравнени 12,выполн ющий их сложение . ПО модулю два.При по влении на выходе блока сравнени 12 сигнал 1 ,что свисвидетёльствует о несовпадении сигналов на входах блока сравнени 12,останавливаетс генератор входных импульсов 1. При этом сигнал с выхода блока сравнени 12 через элемент запрета 4 воздействует на триггер 13 и переводит его в другое устойчивое состо ние, при котором на индикатор 7 воздействует сигнал., и индикатор 7 возбуждаетс . При этом СИГНсШ О, возникший на втором плече триггера 13 через инвертор 29 поступает на управл ющий вход элемента запрета 5 и блокирует индикатор 6. В случае, если испытуема схема 31 исправна, то с подачей на ее вход последней комбинации входных импульсов п разр дов двоичного счетчика импульсов 2 заполн ютс . Поэтому следующий импульс вызовет сигнал в (n+l)ом разр де, что приведет к остановке генератора входных импульсов 1 и включению индикатора 6, указывающего на исправное состо ние испытуемой схемы 31, так как на управл ющий вход элемента запрета 5 в этом случае будет воздействовать сигнал О (триггер 13 находитс в исходном состо нии изна выходе за отсутстви сигнала блока сравнени 12). Процесс отбраковки на этом заканчиваетс . В режиме Испытание устройство работает при переводе переключателей рода работ 14, 15 в положение В. В этом режиме при по влении на выходе блока сравнени 12 сигнала , свидетельствующего о неисправности испытуемой схемы 31, включаетс индикатор 7 и блокируетс индикатор 6, как это было описано выше. При этом, сигнал с выхода блока сравнени 12 через переключатель рода работ 15 поступает на входы элементов И 17, 18 1.9. Так как на вторые входы элементов И 17, 18, 19 поданы сигналы от разр дов кольцевого . счетчика импульсов 3, то это приведет к срабатыванию того из элементов И 17, 18, 19, который соединен с тем разр дом кольцевого счетчика импульсов 3, номер которого соответствует набору входных сигналов на испытуемой схеме 31, при котором зарегистрирована неисправность . При по влении выходного сигнал1на одном из элементов И1 17, 18, 19 возбуждаетс св занный с ним источник света 20, 21 или 22 соответственно . Благодар оптической св зи источников света 20, 21, 22 с фотоприемниками 23, 24, 25 сопротив ление последних понижаетс . Это при: водит к возбуждению источников света .табло индикаторов 26, 27, 28 и благодар их оптической св зи с фотоприемниками 23, 24, 25 - к блокировке соответствующего из фотоприемников 23, 24, 25, Поскольку генератор входных импульсов 1 не останавливаетс , то : процесс испытани длитс до заполнени двоичного счетчика импульсов 2. С помощью источников света табло инди каторов 26, 27, 28 производитс индикаци всех наборов входных сигналов, при которых испытуема схема 31 обнаруживает неверный отклик. После завер шени цикла испытани испытуемой схемы 31 двоичный счетчик импульсов 2 заполн етс , и сигнал с его старшего разр да останавливает генератор входных импульсов 1, Если в процессе испытани был зарегистрирован хот бы один неверный отклик испытуемой схемы 31, то возбуждение индикатора 6 не происходит, так как его вход будет блокирован эле ментом запрета 5, на управл ющий вход которого будет действовать сигнал 1 с триггера 13. Таким образом, по окон чании испытаний блоке регистрации 16 будут зафиксированы номера наборов при которых испытуема схема 31 обнаружила неверный отклик, и индикатор 7 будет включен. Если же .испытуема схема 31 исправна, то включение индикатора 7 не произойдет, и после заполнени двоичного счетчика импульсов 2 включитс индикатор 6 и остановитс генератор входных импульсов 1. Источники света табло индикаторов 26,27, 28 блока регистрации 16 возбуждены не будут. Использование устройства обеспечивает высокую достоверность контр1ол и позвол ет автоматизировать процесс ис пытани логических схем. Формула изобретени 1. Устройство дл испытани логических схем, содержащее генератор вхо ных импульсов, блок сравнени , первый вход которого соединен с выходом испытуемой схемы, эталоную схему, блок регистрации, первый индикатор, отличающеес тем, что, с целью повышени достоверности контрол и расширени функциональных возможностей , в него введены двоичный счетчик импульсов, кольцевой счетчик импульсов , элементы запрета, триггер, инвертор , элемент ИЛИ, переключатели роДа работ, второй индикатор, причем первый выход генератора входных импульсов соединен с соответствующими разр дами двоичного и кольцевого счетч-;ка импульсов, другие соответствующие разр ды которых соединены соответственно со входами испытуемой и эталонной схем и первым входом первого элемента запрета, который соединен со вторым выходом генератора входных импульсов и через первый переключатель рода работ соединен с выходом блока сравнени , второй вход которого соединен с выходом элемента ИЛИ, входы которог6 соединены с выходами эталонной схемы, входы которой соединены соот- ветственно со входами блока регистрации , первый вход второго элемента запрета соединен с выходом блока сравненени и через второй переключатель рода работ с соответствующим входом блрка регистрации, второй вход второго элемента запрета соединен со входом первого индикатора и с первым выходом триггера, вход которого соединен с выходом второго элемента запрета , а второй выход - со входом инвертора , выход которого соединен со вторым входом первого элемента запрета, выход которого соединен со входом второго индикатора. 2.Устройство по п. 1, отличающеес тем, что в качестве эталонной схемы использовано штеккерное поле. 3.Устройство по п. 1,отличающеес тем, что в качестве блока сравнени использован элемент антисовпадени . 4.Устройство по. п. 1, отличающеес тем, что блок регистрации содержит элементы И, йходы которых соединены с соответствующими входами бло.ка регистрации, а выходы соединены с источниками света, которые оптически св заны через фотрприемиики света индикаторов. Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР 530287, кл. G.01 R 31/28, 1974. This goal is achieved by the device containing an input pulse generator, a comparison unit, the first input of which is connected to the output of the test circuit, a reference circuit, a registration block, the first indicator, a binary pulse counter, a ring pulse counter, prohibition elements, a trigger, an inverter are entered. , Element OR, - switches of the type of work, the second indicator, the first output of the input pulse generator connected to the corresponding bits of the binary and ring pulse counter, the other corresponding bits of which connected respectively to the inputs of the test and reference, the circuits and the first input of the first prohibition element, which is connected by the second output generator of the input pulses and through the first switch of work type connected to the output of the comparator unit, the second input of which is connected to the output of the OR element, whose inputs are connected to the outputs This circuit, the inputs of which are connected respectively to the inputs of the registration unit, the first input of the second prohibition element is connected to the output of the comparison block and through the second switch of the type from with the corresponding input of the registration unit, the second input of the second prohibition element is connected to the input of the cert indicator and the first output of the trigger, the input of which is connected to the output of the second element of the secondary input, and the second input - to the input of the inverter whose output is connected to the second element the prohibition of the output of which is connected to the input of the second indicator, and the plug-in field is used as a reference circuit; Which are connected to the corresponding inputs of the recording unit, and the outputs are connected to light sources that are optically coupled through photo detectors to the light sources of the indicator board. The drawing shows the functional diagram of the device. The device contains the input pulse generator 1, the binary pulse counter 2, the ring counter pulse 3, prohibition elements 4, 5, indicators 6.7, the reference circuit 8 including plugs 9, the plug-in field 10 and the card template 11 , the comparison unit 12, the trigger 13, the switches of the type of work 14, 15, the registration unit 16, containing the elements And 17, 18, 19, light sources 20,21,22, photodetectors 23,24,25 and light sources of the indicator board 26 27, 28, the inverter 29 and the element OR 30 The device operates in the following manner. The number of times) to-do binary counter-. k pulses 2 equals n + 1, where n is the number of input signals of the tested circuit 31. The number of digits of the ring pulse counter 3 is equal and the number of contacts on the plug line 10 is 2. The template card 11 has perforations, which are closed with the help of plugs 9 those pins of the plug-in field 1C, which correspond to those sets of signals in which the test circuit 31 has a response corresponding to the signal 1 in accordance with its logic function. All plugs 9 not used to close the contacts of the plug-in field 10 are located at the common point potential of the reference circuit 8 corresponding to the potential of the "logic O". In the position of the switches of the type of work 14, 15, the device can operate in two modes:. rejection and testing. In the test mode (work switches 14 and 15 in position A), the pulses from the input pulse generator 1 fill the binary pulse counter 2 and switch the bits of the ring pulse pulse 3. As a result, all possible combinations of input signals are received to the inputs of the test circuit 31 and the contacts of the plug-in field 10 are alternately supplied with a voltage corresponding to a logic signal. Thus, each contact of the plug-in field 10 is uniquely associated with one of the sets of input signals at the inputs of the test circuit 31. The response of the test circuit 31 and the signal generated at the plug-in field arrive at the comparator unit 12, which adds them together. ON module two. When the output of the comparison block 12 is received, signal 1, which indicates that the signals at the inputs of the comparison block 12 do not match, the generator of the input pulses 1 stops. The signal from the output of the comparison block 12 through the prohibition element 4 acts on the trigger 13 and translates it to another steady state in which the indicator 7 is affected by a signal. and the indicator 7 is energized. In this case, SIGNSSH O, arising on the second shoulder of the trigger 13, through the inverter 29 enters the control input of the inhibit element 5 and blocks the indicator 6. In case the circuit 31 is tested, then the last combination of input pulses n bits of the binary pulse counter 2 is filled. Therefore, the next pulse will cause a signal in (n + l) ohm discharge, which will cause the generator of input pulses 1 to stop and turn on the indicator 6, indicating that the test circuit 31 is in good condition, since the control input of the prohibition element 5 in this case to act on the signal O (the trigger 13 is in the initial state from the output for the absence of the signal of the comparator unit 12). The rejection process ends there. In the Test mode, the device operates when the switches of work type 14, 15 are switched to position B. In this mode, when a signal appears at the output of the comparator unit 12 indicating a malfunction of the circuit 31 under test, the indicator 7 turns on and the indicator 6 is blocked as described above. . At the same time, the signal from the output of the comparison block 12 through the switch of work 15 is fed to the inputs of the elements And 17, 18 1.9. Since the second inputs of the elements And 17, 18, 19 signals from bits of the ring. pulse counter 3, it will trigger an AND 17, 18, 19 that is connected to that bit of the ring pulse counter 3, the number of which corresponds to the set of input signals on the circuit under test 31, at which the fault is registered. When an output signal is detected, one of the elements I1 17, 18, 19 excites a associated light source 20, 21 or 22, respectively. Due to the optical connection of the light sources 20, 21, 22 with the photodetectors 23, 24, 25, the resistance of the latter is reduced. This is due to: leading to the excitation of the light sources. The indicators 26, 27, 28 and due to their optical connection with the photodetectors 23, 24, 25 - to block the corresponding one of the photoreceivers 23, 24, 25, Since the input pulse generator 1 does not stop, : The testing process lasts until the binary pulse counter 2 is filled. Using the light sources of the display of indicators 26, 27, 28, all sets of input signals are indicated, at which the test circuit 31 detects an incorrect response. After the test cycle of the tested circuit 31 is completed, the binary pulse counter 2 is filled, and the signal from its most significant bit stops the generator of input pulses 1. If at least one incorrect response of the tested circuit 31 was recorded during the test, the indicator 6 doesn’t start, since its input will be blocked by prohibition element 5, the control input of which will be acted upon by signal 1 from trigger 13. Thus, at the end of the test, registration numbers 16 will be fixed with numbers of sets at which and pytuema circuit 31 has detected an incorrect response, and the indicator 7 will be included. If the circuit 31 is being tested, the indicator 7 does not turn on, and after the binary pulse counter 2 is full, the indicator 6 turns on and the input pulse generator 1 stops. The light sources of the indicator board 26,27, 28 of the recording unit 16 will not be excited. The use of the device provides high accuracy of the control and allows you to automate the process of testing logic circuits. An apparatus for testing logic circuits comprising an input pulse generator, a comparison unit, the first input of which is connected to the output of the circuit under test, a reference circuit, a registration unit, the first indicator, characterized in that, in order to increase the reliability of control and expansion of functional capabilities, a binary pulse counter, a ring pulse counter, prohibition elements, a trigger, an inverter, an OR element, X-ray operation switches, a second indicator, and the first generator output pulses are connected to the corresponding bits of the binary and ring pulse counters, the other corresponding bits of which are connected respectively to the inputs of the test and reference circuits and the first input of the first prohibition element, which is connected to the second output of the input pulse generator and through the first switch of the type of work connected to the output of the comparison unit, the second input of which is connected to the output of the OR element, the inputs of which are connected to the outputs of the reference circuit, the inputs of which are connected respectively to the input By the registration unit, the first input of the second prohibition element is connected to the output of the comparison unit and through the second switch of the type of work with the corresponding input of the registration block, the second input of the second prohibition element is connected to the input of the first indicator and the first output of the trigger, whose input is connected to the output of the second prohibition and the second output is connected to the input of the inverter, the output of which is connected to the second input of the first prohibition element, the output of which is connected to the input of the second indicator. 2. The device according to claim 1, characterized in that the plug-in field is used as the reference circuit. 3. The device according to claim 1, characterized in that the anti-coincidence element is used as the comparison unit. 4. Device by. Section 1, characterized in that the registration unit contains elements I, the inputs of which are connected to the corresponding inputs of the registration block, and the outputs are connected to light sources that are optically coupled through the light receptacles of the indicators. Sources of information taken into account in the examination 1, USSR Copyright Certificate 530287, cl. G.01 R 31/28, 1974.
2.Авторское свидетельство СССР 530288, кл. G 01 R 31/28, 1974 (прототип).2. Authors certificate of the USSR 530288, cl. G 01 R 31/28, 1974 (prototype).