SU752477A1

SU752477A1 - Storage cell

Info

Publication number: SU752477A1
Application number: SU772554314A
Authority: SU
Inventors: Алексей Николаевич Алферов; Валерий Николаевич Гладков; Валерий Иванович Рыбальченко; Анатолий Александрович Щербинин
Original assignee: Предприятие П/Я В-2892
Priority date: 1977-12-12
Filing date: 1977-12-12
Publication date: 1980-07-30

Description

нал область 15, базова область 16, эмиттерна область 17 и изолирующий слой диэлектрика 18.The region 15, the base region 16, the emitter region 17, and the insulating dielectric layer 18.

Введение резистора 5 обеспечивает положительную обратную св зь между эмиттером бипол рного транзистора 1 и затвором полевого транзистора 2 за счет падени напр жени на резисторе при протекании тока через коллектор бипол рного транзистора , например при положительном импульсе напр жени на его базе, что вызывает уменьшение потенциала на затворе полевого транзистора и увеличение протекающего через него тока. В результате чего оба транзистора переход т во включенное состо ние .The introduction of resistor 5 provides positive feedback between the emitter of the bipolar transistor 1 and the gate of the field-effect transistor 2 due to the voltage drop across the resistor when current flows through the collector of the bipolar transistor, for example, at a positive voltage pulse on its base, which causes a decrease in potential the gate of the field-effect transistor and an increase in the current flowing through it. As a result, both transistors go to an on state.

Дл переключени элемента в непровод щее состо ние необходимо на базу бипол рного транзистора 1 подать отрицательный импульс или на затвор полевого транзистора 2 - положительный. При этом процесс развиваетс в обратном направлении и оба транзистора запираютс .To switch the cell into a non-conducting state, it is necessary to apply a negative pulse to the base of the bipolar transistor 1 or to the gate of the field-effect transistor 2 positive. In this process, the process develops in the opposite direction and both transistors are locked.

В режиме хранени потенциал на разр дной 4 и числовой 3 щинах выбирают таким, чтобы протекающий через транзисторы ток во включенном состо нии обеспечивал надежную работу с учетом возможных помех и изменени температуры, обычно этот ток не превышает 10 мкА.In the storage mode, the potential on the bit 4 and numerical 3 women is chosen so that the current flowing through the transistors in the on state ensures reliable operation taking into account possible interference and temperature changes, usually this current does not exceed 10 µA.

При считывании повышаетс потенциал на разр дной шине и нонижаетс на числовой таким образом, чтобы ток, протекающий во включенном транзисторе, превышал на 2-3 пор дка ток хранени . Если в элементе записана единица, то ток разр дной шины 4 увеличиваетс , а если - ноль, то этот ток будет иметь значительно меньшую величину, что фиксируетс соответствующим устройством.When reading, the potential on the bit bus rises and is lowered on the numeric one so that the current flowing in the switched on transistor exceeds the storage current by 2-3 times. If a unit is written in the unit, then the current of the discharge bus 4 increases, and if it is zero, then this current will have a much lower value, which is fixed by the corresponding device.

Дл записи нол , т. е. перевода элемента в выключенное состо ние, потенциал на числовой шине повышаетс , а на разр дной понижаетс так, чтобы смещение на эмиттерном переходе вызвало бы прекращение инжекции.To record a zero, i.e., transfer the element to the off state, the potential on the word line rises, and on the bit-line it decreases so that the offset at the emitter junction would cause the injection to stop.

Дл записи единицы дополнительно повышаетс потенциал на шине записи так, что эмиттерный переход смещаетс в пр мом направлении и включает транзистор.To write one, the potential on the write bus is additionally increased so that the emitter junction shifts in the forward direction and turns on the transistor.

Данна конструкци запоминающего элемента позвол ет выполн ть электронное обрамление с использованием стандартной технологии бипол рных транзисторов на том же кристалле.This storage element design allows electronic framing using standard bipolar transistor technology on the same chip.

Claims

1. A memory element containing a bipolar transistor, the base of which is connected to the drain of the field-effect transistor, the gate of which is connected to the collector of the bipolar transistor, the emitter of which is connected to the word line, the source of the field-effect transistor is connected to a bit bus providing static information storage in the element, it contains a bias bus and a resistor, the first output of which is connected to the collector of the bipolar transistor, and the second output - with the bias bus.

2. A storage element according to claim 1, characterized in that the bias bus is connected to the bit bus.

3. The storage element according to claim 1, wherein it contains a tire

records and a diode whose cathode is connected to the base of the bipolar transistor, and the anode to the write bus.

Sources of information taken into account in the examination

1. For the UK UK N ° 1406391, cl. N ЗТТ, publ. 1975.

2. US patent number 3753248, cl. 340-173, publ. 1973 (prototype).

n - - INI -1

AND

77 7f

.

/ t

7J / 2/5