SU752368A1 - Умножитель аналоговых сигналов - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах аналоговой вычислительной техники, а также в устройствах передачи данных в качестве балансного модул тора и в схеме, осуществл ющей автоматическую регулировку усилени .

Известны умножители аналоговых сигналов, осуществл ющие предв1аритель- ное логарифмирование, суммирование, а затем антилогарифмирование |1| .

Такие умножители имеют ограниченный снизу динамический диапазон.

Известны также устройства умножени , использующие передаточную проводимость бипол рных транзисторов 2. .

Основным недостатком таких перемножителей  вл етс  низкий динамический диапазон, который ограничиваетс  мак- . симальным входным сигналом.

Наиболее близким к предлагаемому  вл етс  умножитель аналоговых сигналов , содержащий выходной дифференциальный усилитель и множительный

мост, в каждое плечо которого включен элемент с управл емым коэффициентом передачи, выполненный на МДП-транзисторе , при этом стоки первого и второго МДП- ранзиоторов, включенных в первое и второе плечи моста, подключены к первому входу умножител , исток первого МДП-транзистора подключен к стоку третьего МДП-транзистора, включенного в третье плечо моста, и к инвертирую10 щему входу выходного дифференциального усилител , а исток второго МДП-транзистора подключен к стоку четвертого МДП-транзистора, включенного в четвертое плечо моста, и к неинвертирующему

15 входу выходного дифференциального усилител , выход которого  вл етс  выходом умножител , истоки третьего и четвер- того транзисторов подключены к шине нулевого потенциала ,3J.

20

Claims (3)

1. Цель изобретени  - повышение тон- йости и расширение динамического диапазона . Поставленна  цель достигаетс  введением входного дифференциального усилител  и формирующих усилителей, о ъеди- венных входами попарно, причем инвертирующий вход входного дифференциального усилител   вл етс  первым входом умножител , неинвертирующий вход которого подключен к шине нулевого потенциала, инвертирующий выход входного дифференциального усилител  подключен к инверти рующим входам первого и второго формирующих усилителей, выходы которых подключены к затворам первого и четвертого МДП-транзисторов соответствен- но, неинвертирующий выход входного дифференциального усилител  подключен к неинвертирующим входам третьего и четвертого формирующих усилителей, выходы которых подключены к затворам второго и третьего МДП-транзисторов соответственно , неинвертирующие входы первого и второго формирующих усилителей и инвертирующие входы третьего и четвертого усилителей объединены и подключены ко второму входу умножител . На фиг. 1 изображена структурна  схема аналогового умножител ; на фиг. 2 - принципиальна  электрическа  схема аналогового умножител . Умножитель аналоговых сигналов состоит из первого входа 1 умножител , второго входа 2 умножител , множительного моста 3, в каждое плечо Которого включены МДП- ранзисторы 4, 5, 6 и 7, входного дифференциального усилител  8, формирующих усилителей S, 10,. 11 и 12, выходного дифференциального усилител  13, выхода 14 умножител , шины 15 нулевого потенциала. При этом формирующие усилители, которые формируют линейные комбинации входных сигна лов, выполнены на транзисторах 16, 17, 18, 19, 20, 21, 22 23 и резисторах 24, 25, 26, 27,. 28, 29, ЗО, 31, 32, 33, 34, 35, 36, 37, 38 и 39, Транзисторы 16, 17, 18 и 19 и резисторы 24, 25, 28, 29, 32, 33, 34 и 38 выполн ют функции формирующих усилителей 9и 12, а транзисторы 20, 21, 22 и 23 и резисторы 26, 27, ЗО, 31, 35, 36, 37 и 39 - формирующих усилителей 10и 11. Формирующие усилители объединены попарно в соответствии с коэффициентом передачи напр жени  первого вхо да умножител  и выполненных на основе параллельно-балансных усилительных каскадов . Транзисторы 22 и 23 образуют первый балансный каскад, транзисторы 18 и 19 - второй балансный каскад, транзисторы 20 и 21 - третий балансный каскад, транзисторы 16 и 17 - четвертый балансный каскад. Типы проводимостей канала МДП-транзисторов 4, 5, 6 и 7 множительного моста 3 и баз транзисторов 16 - 23 формирующих усилителей 9-12 противоположны . Вход 1 умножител  аналоговых сигналов подключаетс  к инвертирующему входу входного дифференциального усилител  8, неинвертирующий вход которого подключен к шине 15 нулевого потенциала и к стокам транзисторов 5 и 6. Инвертирующий выход входного дифференциального усилител  подключен к инвертирующим входам формирующих усилителей 9 и 10, неинвертирующие входы которых подключены ,ко входу 2 умножител , неинвертирующий выход входного дифференциального усилител  подключен к неинвертирующим входам формирующих усилителей 11 и 12, инвертирующие входы которых также подключены ко входу 2, при этом выходы формирующих усилителей , формирующих линейные комбинации входных сигналов 1 и 2, подключены к затворам МДП-ттранзисторов множительного моста 3. Транзисторы 16, 17 и 20, 21 образуют балансные усилительные каскады, выходные токи которых (коллекторные токи 3 f, 16 транзисторов) определ ютс  сигналом, поступающим в базовые цепи через входной дифференциальный усилитель 9 с 1-го входа умножител , т. е. к.)) ) коэффвдиенты K и К определ ютс  соответственно резисторами 32, 33 и 35, 36, а величины ( 3 к g о . ( К 2а о резисторами 34, 37, Транзисторы 18, 19 и 22, 23 образуют баласные усилительные каскады, управл емые одновременно по базовой цепи напр жением и по эмиттерной цепи токами D к 46 1О Поэтому коллекторные токи транзисторов 18, 19, 22, 23 определ ютс  выражени ми ()0,-V4,,X, чД9-|{Эмб) Kai-fl i-wlO- aVN a ) 57 Коэффициенты К „и К «определ ютс  соответственно резисторами 28, 29 и 30, 31. С учетом этого напр жени  на резис«торных нагрузках 24, 25, 26, 27 формируютс  в соответствии с предлагаемыми линейными комбинаци гми сигналов и имеют вид 4К1Л1 К2,Х2 дл  транзистора 5КЗ,Х1+ К4.02 дл  транзистора 6КЗ.Х1- К4,Х2 дл  транзистора 7Kl.Xl-i- К2.Х2 дл  транзистора Напр жение на выходе 14 умножител  равно К5,Х1.Х2. Таким образом, в предлагаемом устр стве напр жени  на затворах МДП-транзисторов 4-7 множительного моста 3 формируютс  Как результат линейных преобразований входных сигналов в усилительных трактах, что позвол ет расши рить динамический диапазон и снизить погрешность перемножени . Поэтому пре лагаемый перемножитеаь имеет статичес кую погрешность почти на пор док лучш известных, а динамический- диапазон сос тавл ет пор дка 1ООО, что почти в 10О раз больше, чем у перемножителей, использующих передаточную характеристику бипол рных транзисторов и во столько же раз лучше, чем у известных аналоговых перемножителей на МДП-транзисторах . Такие высокие электрические характеристики предлагаемого устройства позвол ют использовать его в качест ве балансного модул тора или схемы АРУ. Поэтому предлагаемое устройство многофункционально, что экономически выгодно в случае микроэлектронного его использовани . Формула изобретени  Умножитель аналоговых сигналов, содержащий выходной дифференциальный усилитель и множительный мост, в каждое плечо которого включен элемент с управл емым коэффициентом передачи, выполненный на МДП-транзисторе, при этом стоки первого и второго МДП-тран зисторов, включенных в первое и второе 8 плечи моста, подключены к первому входу умножител , исток первого МДП-гран зйстора подключен к стоку третьего МДП-транзистора. включенного в третье плечо моста, и к гшвертирующему входу выходного Дифференциального усилител , а Исток второго МДП- гранзистора подключен к стоку четвертого МДП-транзистора, включенного в четвертое плечо моста, и к неинвертирующему входу выходного дифференциального усилител , выход которого  вл етс  выходом умножител , истоки третьего и четвертого транзисторов подключены к шине нулевого потенциала, отличающийс  тем, что, с целью повышени  точности и расширени , динамического диапазона, он дополнительно содержит входной дифференциальный усилитель и формирующие усилите ли , объединенные входами попарно, причем инвертирующий вход входного дифференциального усилител   вл етс  первым входом умножител , неинвертирующий вход которого подключен к шине нулевого потенциала, инвертирующий выход входного дифференциального усилител  подключен к инвертирующим входам первого к второго формирующих усилителей, выходы которых подключены к затворам первого и четвертого ЛШП-транзисторов соответственно, неинвертирующий выход входного дифференциального усилител  подключен к неинвертирующим входам третьего и четвертого формирующих усилителей , выходы которых подключены к затворам второго и третьего МДП-тран- зисторов соответственно, неинвертирую- щие входы первого и второго формирующих усилителей и инвертирующие входы третьего и четвэртого усилителей объединены к подключены ко второму входу умножител . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 586465, кл. Q 06 Q 7/16, 1977.
2. 2.Авторское свидетельство СССР № 602955, кл. Q 06 CS 7/16, 1978.
3. 3.Патент США Мз 3368О66, кл. 235-194, опублик. 1968 (прототип),