Изобретение относитс к области ради св зи и может.быть использовано в устройствах управлени антенными решеткам Известно устройство управлени полупроводниковыми фазовращател ми, содержащее источники пр мого и обратного смеодени , в котором с целью защиты эле ментов в цеп х переключени источника обратного смещени от коротких замыканий pin -диода или линии св зи с фазовращателем , коллектор транзистора переключени источника обратного смещени через сопротивление, ограничивающее ток в аварийном режиме, подключен к источнику обратного напр жени , при этом мощ ный импульс тока дл рассасывани объем ного зар да pin -диода в момент переключени создаетс включением в цепь коллектора указанного транзистора катушки индуктивности Щ, Недостатком такого устройства вл ет с потер мощности и невозможность микроминиатюрного исполнени . Наиболее близким техническим решением к данному изобретению вл етс устройство , содержащее транзистор переключени источника пр мого смещени , транзистор переключени источника обратного смещени , коллектор которого подключен к источнику обратного смещени непооредственно или через токоограничивакхций резистор, а эмиттер или коллектор транзистора переключени источника пр мого смещени подключен к источнику пр мого с мещени непосредственно шш также через токоограничивающий резистор 2., Отсутствие защиты элементов схемы переключени источника обратного оме- щени от коротких замыканий линии или pln диода снижает надежность этого устройства. Целью изобретени вл етс повышение надежности. Поставленна цель достигаетс тем, что в устройство управлени подупроводниковыми фазовращател ми, содержащее источники пр мого и обратного смещени , тра кзисторы пр мого к обратного смещен 1 , которые соединены с инвертирующим усилителем, с источником напр жени пр мого смещени и полупроводниковыми фазоврашател ми, введены после доб а те ль- но вк ооченные формирователь импульсов и коммутирующий транзистор, коллектор которого через резистор подключен к коллектору транзистора переключени обратного смещени , а эмиттер соединен с ис точником напр жени обратного смещени и через ограничительный резистор - с инвертирующим усилителем и с базой транзистора обратного смещени , На чертеже показана схема описываемого устройства управлени полупроводниковыми фазовращател ми. Устройство содержит транзистор переключени источника пр мого смещени 1, транзистор переключени источника обратного смещени 2, транзистор 3 инвертирующего усилител , токоограничивакщий резистор 4, коммутирующий транзистор 5, база которого подключена к устройству формировани коммутирующих импульсов 6, согласующие резисторы 7 и 8, piti диоды 9 и 1О (полупроводникоБые фазовращатели ). Устройство управлени полупроводниковыми фазовращател ми вл етс частью устройства управлени фазированной антенной решеткой. Сигнал управлени , действующий на одном из управл к цих входов обеспечивает установку режима пр мо го или обратного смещени пары pin-ДИодов 9 и 1О одного разр да фазовращател . Количество управл ющих входов управ лени равно произведению количества фазовращателей на разр дность одного фазовращател . Устройство работает следующим обраНа базу транзистора переключени источника пр мого смещени 1 и транзисто ра 3 инвертирующего усилител от регис ра пам ти фазового распределени антенной решетки (на чертеже не показан) по ступают управлени РП -диодами 9 и 1О в виде высокого и низкого уровней напр жени . Низкому уровню напр жени соответствует режим пр мого смещени pin- диодов 9 и 10 (диоды 9 и 10 открыты и через них течет ток от источника пр мого смещени Е Высокому уровню напр жени на входе соответствует режим обратного смещени ( pin- диоды 9 и 10 закрыты напр жением источника обратного смешени Ер.„ В режиме пр мого смещени транзистор переключени источника пр мого смещени 1 находитс в состо нии насыщени , а транзистор переключени источника обратного смещени 2 - в состо нии отсечки, при этом к pin- диодам 9 и 10 через переход коллектор-эмиттер транзистора переключени источника пр мого смещени 1 и согласующие резисто-ры 7 и 8 подключаетс источник пр мого смещени . Независимо от режима пр мого или обратного смещени pin- диодов 9 и 1О коллектор транзистора переключени источника обратного смещени 2 лериодически подключаетс к источнику обратного смещени через переход коллекторэмиттер коммутирующего транзистора 5 на врем действи на-его базе коммутирук щйх импульсов. в режиме обратного смещени pinДИОДОБ 9 и 10 транзистор переключени источника пр мого смешени 1 и транзистор 3 инвертирующего усилител закрыты , и на базе транзистора переключени источника обратного смещени 2 относительно эмиттера устанавливаетс отрицательный потенциал, а переход база-эмиттер открыт, и pin-диоды 9 и 10 наход тс под аапирагацим напр жением источника обратного смещени . Дл ускорени рассасывани объемно зар да pin-диодов 9 и 10 при пере оде от режима пр мого к режиму обратного смещени коллектор транзистора переключени источника обратного смещени 2 на врем , равное длительности коммутирующих импульсов, подключаетс к источнику обратного смещени . Коммутирующие импульсы формируютс с помощью устройства формировани коммутирующих импульсов 6. в случае короткого замыкани р пдиодов 9 или 1О или линии св зи, за врем длительности коммутирующего импульса через токоограничивак ций резистор 4, транзистор переключени источника обратного смешени 2 и согласукгцие резисторы 7 и. 8 течет ток, по величине близкий максимальному значению рассасывающего тока, а при отсутствии коммути-. рующего импульса течет ток от источника обратного смещени через коллекторную нагрузку транзистора 3 инвертирующего усилител , переход база-эмиттер транзистора переключени источника обратногоThe invention relates to the field of communication and can be used in control devices of antenna arrays. A device for controlling semiconductor phase shifters is known, which contains sources of direct and reverse coagulation, in which, in order to protect elements in the switching circuit of the source of reverse bias from short circuits, pin -diode or communication line with the phase shifter, the collector of the switching transistor of the source of reverse bias through the resistance, limiting the current in emergency mode, is connected to the source about atnogo voltage, the current cardinality impetus for resorption volume Nogo charge -dioda pin is generated at the time of switching in the switching circuit a collector of said transistor inductor ni, A disadvantage of such a device is a power loss to the impossibility microminiature embodiment. The closest technical solution to this invention is a device comprising a forward bias source switching transistor, a reverse bias source switching transistor, the collector of which is connected to the reverse bias source directly or through a current limiting resistor, and the emitter or collector of the direct bias source switching transistor is connected to source directly from the room directly shsh also through the current limiting resistor 2., The lack of protection of the elements of the circuit Switching off a reverse source from short circuits of a diode line or pln reduces the reliability of this device. The aim of the invention is to increase reliability. This goal is achieved by the fact that the control device of the subconductor phase shifters, containing the sources of forward and reverse bias, the relays of direct to reverse bias 1, which are connected to the inverting amplifier, the source of the direct bias voltage and semiconductor phase sensors, are introduced after In addition, those included are a pulse shaper and a switching transistor, the collector of which is connected via a resistor to the collector of the reverse bias switching transistor and the emitter is connected to the source of the reverse bias voltage and through the limiting resistor - with an inverting amplifier and with the base of the reverse bias transistor. The drawing shows the circuit of the described control device of semiconductor phase shifters. The device contains a forward bias source switching transistor 1, a reverse bias source switching transistor 2, an inverting amplifier transistor 3, a current limiting resistor 4, a switching transistor 5, the base of which is connected to a switching pulse shaping device 6, matching resistors 7 and 8, piti diodes 9 and 1О (semiconductor phase shifters). The semiconductor phase shifter control unit is part of a phased array antenna control unit. The control signal acting on one of the control inputs provides the setting of the mode of direct or reverse bias of a pair of pin-diodes 9 and 1O of one bit of the phase shifter. The number of control inputs of the control is equal to the product of the number of phase shifters and the size of one phase shifter. The device operates as follows: base of the forward-switching source transistor 1 and inverter amplifier transistor 3 from the antenna array array phase distribution memory (not shown) control the RP diodes 9 and 1O in the form of high and low voltage levels. . The low voltage level corresponds to the direct bias mode of pin diodes 9 and 10 (diodes 9 and 10 are open and current flows through them from the direct bias source E. A high voltage level at the input corresponds to the reverse bias mode (pin diodes 9 and 10 are closed By the reverse bias source voltage. In the forward bias mode, the forward bias switching transistor 1 is in the saturation state, and the reverse bias source switching transistor 2 is in the cutoff state, and to pin diodes 9 and 10 through the junction collector-e Itter of the forward bias source switching transistor 1 and the terminating resistors 7 and 8 connect the forward bias source. Regardless of the direct or reverse bias mode of pin diodes 9 and 1O, the collector transistor of the reverse bias source 2 is periodically connected to the reverse bias source through switching collector of the switching transistor 5 for the duration of commuting pulses on its basis. in the reverse bias mode pin diode 9 and 10, the direct switching source 1 switching transistor 1 and the inverting amplifier transistor 3 are closed, and at the base of the reverse bias switching source 2, a negative potential is established relative to the emitter, and the base-emitter junction is open, and pin diodes 9 and 10 are under aapyragacic voltage of the reverse bias source. To accelerate the dissipation of the volume charge of the pin diodes 9 and 10, when shifting from the forward mode to the reverse bias mode, the collector of the switching transistor of the reverse bias source 2 is connected to the reverse bias source for a time equal to the duration of the switching pulses. Switching pulses are generated using a switching pulse shaping device 6. In the case of a short circuit of 9 or 1O diodes or a communication line, during the duration of the switching pulse through the limiting activation of the resistor 4, the switching source of the reverse mixing source 2 and matching the resistors 7 and. 8 current flows in magnitude close to the maximum value of the absorbing current, and in the absence of commuta- tion. a pulsing current flows from the reverse bias source through the collector load of the inverter amplifier transistor 3, the base-emitter junction of the reverse source switching source