SU748788A1

SU748788A1 - Device for control of transistors of switching-over circuit

Info

Publication number: SU748788A1
Application number: SU782569745A
Authority: SU
Inventors: Виталий Иванович Сенько; Владимир Михайлович Скобченко; Юрий Павлович Большов; Сергей Сергеевич Подушко; Владимир Сергеевич Смирнов; Николай Петрович Макаренко
Priority date: 1978-01-10
Filing date: 1978-01-10
Publication date: 1980-07-15

Description

.. Изобретение относитс к преобраТ зовательной технике и может быть использовано дл улучшени энергетических характеристик транзисторных переключающих схем. Известно устройство дл управле и транзисторами переключающих схем, в состав которого вход т m пар проти вофазно работаквдих транзисторов 1. Недостатком устройства вл етс то, что оно не позвол ет устранить сквозные токи в транзисторах переключающей схемы, и, следовательно, последн , управл ема - таким ycTpoftством обладает понихсенными энергетическими показател ми. Наиболее близким по технической сущности вл етс устройство .ал управлени транзисторами переключающей схемы, в состав которой вход т m пар противофазно работающих транзисторов , содержащее распределитель импульсов задающего генератора и уси лительно-разв зывающйй узел, выходам через ограничивающие резисторы св занный с управл ющими цеп ми транзисторов переключающей схемы, а вхоДс1ми подключенный к выходам распреде лител импульсов задающего генератора 2 . Недостатком такого устройства вл етс то, что оно не позвол ет , устранить сквозные токи в транзисторах переключающей схемы, что имеет место, если отсутствуют паузы мелсду выключением и включением противофазно работающих транзисторов, а также перенапр жени , что .имеет место при введении фиксированной паузы межДу включениём йвык.гаочёнйем противофазно работающих транзисторов . Энергетические характеристики перек.пюча1Ш1ей схемы, управл емой устройством, невысокие. Цель изобретени - улучшение энергетических показателей переключающей схемы, в состав которой вход т m пар противофазно работающих,транзисторов , путем устранени сквозных токбв и перенапр жений в транзисторах пёрёклю гающей схемы. Поставленна цель достигаетс тем, что устройство дл управлени транзисторами переключанедей схемы, в. uoctaB кОто150й вход т т, пар противофаэно работающих транзисторов, содержащее распределитель импульсов SE ajoir The invention relates to a conversion technique and can be used to improve the energy characteristics of transistor switching circuits. A device for controlling and transistors of switching circuits is known, which consists of m pairs of opposite-phase operation of two transistors 1. The disadvantage of the device is that it does not allow to eliminate through-currents in the transistors of the switching circuit, and therefore such ycTpoftism possesses ponix energy indicators. The closest in technical essence is a transistor switching control circuit of a switching circuit consisting of m pairs of antiphase operating transistors, containing a pulse distributor of a master oscillator and an amplifier-output node, outputs through limiting resistors connected to control circuits switching transistors, and the input transducer connected to the outputs of the pulse distributor of the master oscillator 2. The disadvantage of this device is that it does not allow to eliminate the through currents in the transistors of the switching circuit, which takes place if there are no pauses to turn off and turn on the antiphase operating transistors, as well as overvoltage, which occurs when a fixed pause between the transistors the inclusion of yvik.gochёniem phase working transistors. The energy characteristics of the switching device controlled by the device are low. The purpose of the invention is to improve the energy performance of a switching circuit, which includes m pairs of antiphase operating transistors, by eliminating through-current and overvoltages in the transistor of the switching circuit. The goal is achieved by the fact that the device for controlling transistors switches the circuit circuit, c. uoctaB koto150y input t, a pair of counter-phono operating transistors containing a pulse distributor SE ajoir

щего генератора и усилительно-разв зывающий узел, выходами через огрничивающие резисторы св занный с управл ющими цеп ми транзисторов переключающей схемы, а входами подключенный к выходам распределител импульсов задающего генератора дополнительно снабжено блоком задержк импульсов управлени , 2т входов коTCJjpfioJTO подключены параллельно транзисторам переключающей схемы, 2т выходов - параллельно управл ющим цеп м указанных транзисторов, а К входов соединены с выходами распределител импульсов задающего генератора ,generator, amplifying and decoupling unit, outputs through limiting resistors connected to the control circuits of the transistors of the switching circuit, and inputs connected to the outputs of the pulse distributor of the master oscillator are additionally equipped with a control delay block, 2 tons of inputs to the TCJjpfioJTO connected in parallel to the switching circuit transistors the outputs are parallel to the control circuits of these transistors, and the inputs To are connected to the outputs of the pulse distributor of the master oscillator,

Блок задержки импульсов управлени , например, дл однофазного мостового инвертора напр жени содержи вспомогательный усилитель мощности с трансформаторным выходом, входы которого образуют одни из К входов блока задержки импульсов управлени узел контрол состо ни транзисторо переключающей схемы, включающий в себ два разделительных трансформатора , первична обмотка каждого из которых через резисторы подключена параллельно первичной обмотке выходноГо трансформатора вспомогательного усилител мощности, а вторичные обмотки, последовательно соединенные с диодами,, образуют 2т входов блока задержки импульсов управлени , причем точки соеди,нени первичных обмоток разделительных трансформаторов с резисторами подключень ко входам нормирующих схем, выходы которых св заны с тактовыми входами триггеров, управл ющие входы которых образуют другие из К входов блока задержки импульсов управлени , а также два дополнительных усилител мощности, входами подключённые к выходам указанных триггеров .A control pulse delay unit, for example, for a single-phase bridge voltage inverter, contains an auxiliary power amplifier with a transformer output, the inputs of which form one of the K inputs of the control pulse delay unit, a switching state transistor state control unit, which includes two isolation transformers, the primary winding of each of which through resistors are connected in parallel to the primary winding of the output transformer of the auxiliary power amplifier, and the secondary windings, according to successively connected to the diodes, they form 2 t inputs of the control pulse delay block, and the connecting points, the primary windings of the isolation transformers with resistors are connected to the inputs of the normalizing circuits whose outputs are connected to the clock inputs of the flip-flops, the control inputs of which form the other To the block inputs control pulse delays, as well as two additional power amplifiers, inputs connected to the outputs of the specified flip-flops.

На фиг. 1 изображена функциональна схема описываемого устройства; на фиг. 2 - временные диаграммы, по сн ющие принцип ее работы; на фиГо 3 - диаграммы, по сн ющие формирование импульсов дл управлени транзисторами переключающей сХемы.FIG. 1 shows a functional diagram of the described device; in fig. 2 - time diagrams, explaining the principle of its work; Fig 3 shows diagrams explaining the formation of pulses for controlling transistors of the switching circuit.

Предлагаемое устройство дл упралени транзисторами переключающей схемы 1 (на чертеже - фрагмент), вйполненной , например, в виде однофа зногр мостового инвертора напр жени г состо щего из двух идентичных стоек 2. (на чертеже - одна стойка), последовательно соег иненных ключей 3, 4 с двухсторонней проводимостью, в каждой из которых имеетс по одно паре (т.е„ дл одной стойки т-1 - случай 5 который дл простоты в дальнейшем мы будем рассматривать) противофаз ных работающих транзистор ов 5 и б(, содержит распределитель 7 импульсов задающего генератора В иThe proposed device for controlling transistors of a switching circuit 1 (a fragment in the drawing) executed, for example, in the form of a single-voltage bridge inverter g consisting of two identical racks 2. (one rack in the drawing), successively coherent keys 3, 4 with two-way conductivity, each of which has one pair (i.e., for one rack, t-1 - case 5 which, for simplicity, in the following, we will consider) of antiphase operating transistors 5 and b (, contains a distributor 7 pulses asking the general Tora To and

|усилительно-разв зывающий узел 9, выходами, образованными вторичными обмотками выходного трансформатора 10, через ограничивающие резисторы 11 и 12 св занный с управл ющими цеп ми транзисторов 5 и б переключающей схемы 1, а входами подключенный к выходам 13, 14 распределител 7 . импульсов задающего генератора 8. Кроме того, в состав устройства входит блок 15 задержки импульсов управлени , два (при ) входа 16, 17 и 18, 19 которого включены параллельно Транзисторам 5, 6 переключающей схемы 1, два выхода 20, 21 и 22, 23 - параллельно управл ющим цеп м указанных транзисторов, а К входов 24, 25 и 26, 27 соединены с выходами 13, 14 и 28, 29 соответственно распределитель 7 импульсов задающего генератора 8. Число К в общем случае зависит от числа пар m противофазно работающих транзисторов. Так при , , пои , и т.д| amplifying node 9, the outputs formed by the secondary windings of the output transformer 10, through the limiting resistors 11 and 12 connected to the control circuits of the transistors 5 and b of the switching circuit 1, and the inputs connected to the outputs 13, 14 of the distributor 7. pulses of the master oscillator 8. In addition, the device includes a block 15 of the control pulse delay, two (on) inputs 16, 17 and 18, 19 of which are connected in parallel with Transistors 5, 6 of switching circuit 1, two outputs 20, 21 and 22, 23 - parallel to the control circuits of these transistors, and K inputs 24, 25 and 26, 27 are connected to outputs 13, 14 and 28, 29, respectively, the distributor 7 pulses of the master oscillator 8. The number K depends in general on the number of pairs m of anti-phase transistors . So with,, poi, etc

Блок 15 задержки импульсов управлени при содержит вспомогательный усилитель 30 мощности, выполненный на транзисторах 31 и 32, входы 26 и 27 которого образуют одни из К входов блока 15 задержки импульсов управлени , узел 33 контрол состо ни транзисторов 5 и б, включающий в себ разделительный трансформатор 34, первична обмотка которого через резисторы 35, 36 подключена параллельно первичной обмотке выходного трансформатора 37 вспомогательного усилител мощности 30, а вторичные обмотки, последовательно соединенные с диодами 38 и 39, образуют два входа 16, 17 и 18, 19 блока 15 задержки импульсов управлени . Точки соединени первичной обмотки разделительного трансформатора 34 с резисторами 35 и 36 подключены соответственно КО входам 40 и 41 нормирующей схемы 42, состо щей из двух цепей, образованных из последовательно соединенны стабилитрона 43 с резистором 44 и стабилитрона 45 с резистором 46 и схемы 47 И, входами подключенной к точкам соединени указанных стабилитронов с резисторами. Выход нормирующей схемы 42 св зан с тактовым входом триггера 48, управл ющие входы которого образуют другие из К входов 24, 25 блока 15 задержки импульсов управлени .The control pulse delay unit 15 contains an auxiliary power amplifier 30, made on transistors 31 and 32, whose inputs 26 and 27 form one of the K inputs of the control pulse delay block 15, the state control unit 33 of transistors 5 and b, which includes an isolation transformer 34, the primary winding of which through resistors 35, 36 is connected in parallel to the primary winding of the output transformer 37 of the auxiliary power amplifier 30, and the secondary windings connected in series with the diodes 38 and 39 form two in Odes 16, 17 and 18, 19 of control delay unit 15. The connection points of the primary winding of the isolation transformer 34 with resistors 35 and 36 are connected, respectively, to the inputs 40 and 41 of the normalizing circuit 42, consisting of two circuits formed from a series-connected Zener diode 43 with a resistor 44 and a Zener diode 45 with a resistor 46 and a 47 And circuit, with inputs connected to the points of connection of these Zener diodes with resistors. The output of the normalizing circuit 42 is connected to the clock input of the trigger 48, the control inputs of which form the other of the K inputs 24, 25 of the control pulse delay unit 15.

К выходам триггера 48 подключен дополнительный усилитель 49 мощности выполненный на транзисторах 50 и 51, к базаколлекторным переходам которых подключены диоды 52, 53 обратной йв Зи. Вторичные обмотки выходного трансформатора 54, последовательно соединенньге с диодами 55 и 56, образуют два выхода 20, 21 и 22, 23 блока задержки импульсов управлени . Питание устройства осуществл етс To the outputs of the trigger 48 is connected an additional amplifier 49 power performed on transistors 50 and 51, to the bas-collector transitions of which are connected diodes 52, 53 reverse iv Zi. The secondary windings of the output transformer 54, connected in series with the diodes 55 and 56, form two outputs 20, 21 and 22, 23 of control delay blocks. The device is powered

:от блока 57 питани . Устройство дл управлени транзисторами однофазного мостового инвертора напр жени , в состав которого входит две пары противофазно работающих т)анзисторов, содержит два разделительных трансформатора 34, две нормирующие схемы 42, два, триггера 48, а также два дополни .тельных усилител 49 мощности.: from power supply unit 57. A device for controlling transistors of a single-phase bridge voltage inverter, consisting of two pairs of antiphase operating t) anzistors, contains two isolation transformers 34, two normalizing circuits 42, two, flip-flops 48, and also two additional power amplifiers 49.

Принцип исключени сквозных токов и перенапр жений рассмотрим на примере работы устройства дл управлени тра:нзисторами одной стойки однофазного мостового инвертора напр жени .The principle of elimination of through currents and overvoltages will be considered on the example of the device for controlling the tra: the resistors of one rack of a single-phase bridge voltage inverter.

Пусть на обмотках выходного трансформатора 10 формируетс напр жение 58 и 59. При этом ключ 3 открыт в течение времени 0-. tg , а ключ 4 закры Управление транзисторами 31, 32 вспомогательного усилител мощности 30 осуществл етс с выхода 28, 29 распределител , импульсов 7. При этом на вторичных обмотках разделительног трансформатора 34 в режиме холостого хода будет формироватьс соответственно напр жение 60 и 61, причем в момент t будет открыт транзистор 32, а транзистор 31 закрыт. Тогда один из выводов резистора 36 подключен к минусовой шине питани усилителей и логических схем, а в точке контрол , образованной соединением первичной обмотки разделительного трансформатора 34 и резистора 36 будет формироватьс напр жение, показанное на диаграмме 62. До момента t,транзисто 32 закрыт и в точке контрол формируетс напр жение, равное удвоенному напр жению питани усилителей мощности . В момент ц открываетс транзистор 32, на вторичной обмотке разделительного трансформатора 34 мен етс пол рность напр жени ,, и через диод 38 и открытый транзистор 5 клю-, ча 3 протекает ток, ограниченный резисторами 35 и 36. За счет протекани тока на резисторе 36 выдел етс импульс напр жени , показанный на диаграмме 62, в течение времени ,,. В момент tj мен етс пол рност напр жени на вторичных обмотках выходного трансформатора 10. При этом в течение времени , будет происходить рассасывание неосновных носителей в области базы, и транзистор 5 ключа 2 будет находитьс в открытом состо нии. В момент t, падение напр жени на транзисторе 5 ключа 2 станет больше напр жени вторичной обмотки разделительного трансформатора 34, и прекратитс протекание тока через диод 38, а следовательно, закончитс формирование импульса на резисторе 36. Аналогично происходит формирование импульсов 63 на резисторе 35 в момент выключени транзистора 6 ключа 4. Дл исключени сквозного тока и пepeнaпp жeниJйLet the voltage 58 and 59 form on the windings of the output transformer 10. At the same time, the key 3 is open during the time 0-. tg, and key 4 is closed. The control of transistors 31, 32 of auxiliary power amplifier 30 is performed from the output 28, 29 of the distributor, pulses 7. At the same time, the secondary windings of the separator transformer 34 in idle mode will generate a voltage of 60 and 61, respectively the time t will open the transistor 32, and the transistor 31 is closed. Then one of the terminals of the resistor 36 is connected to the minus power bus of the amplifiers and logic circuits, and the control point formed by the connection of the primary winding of the isolation transformer 34 and the resistor 36 will generate the voltage shown in diagram 62. Until moment t, the transist 32 is closed and The control point is formed by a voltage equal to twice the supply voltage of the power amplifiers. At the moment q, the transistor 32 opens, the polarity of the voltage ,, on the secondary winding of the isolation transformer 34 and the diode 38 and the open transistor 5 of the key, 3 and 3 flow through the resistors 35 and 36. The current flows through the resistor 36 The voltage pulse shown in Figure 62 is highlighted over a period of time. At time tj, the polarity of the voltage on the secondary windings of the output transformer 10 changes. At the same time, resorption of minority carriers in the base area will occur, and transistor 5 of key 2 will be in the open state. At time t, the voltage drop across the transistor 5 of the switch 2 will become greater than the voltage of the secondary winding of the isolation transformer 34, and the current will stop flowing through the diode 38, and consequently, the formation of a pulse on the resistor 36 will end. Similarly, the formation of pulses 63 on the resistor 35 occurs at turn off the transistor 6 key 4. To eliminate the through-current and transfer of

ё стойке инвертора ключами 3 и 4 надо управл ть таким образом, чтобы только после выключени одногр транзистора включалс йругой. В данном случае транзистор 6 ключа 4 должен быть включен в момент tj, т.е. момент его включени должен быть задержан на врем . Полученные импульсы задержки с резисторов 35, 36 можно былр бы использовать дл управлени однотактными усилител ми мощности. Однако, тогда потребовалс бы на каждый силовой ключ индивидуальный основной, усилитель мощности . Задача использовани одного обще e ,го усилительно-разв зывающего узла дл управлени /всеми транзисторами решаетс путем введени дополнительного усилител мощности 49, управл емого триггером 48, на тактовый вход которого поступают импульсы напр жени с резисторор 35, 36 через нормирующую схему 42. При этом напр жени на входах логического элемента 47 и на тактовом входе триггера 48 соответственно показаны на диаграммах 64, 65, 66. На управл ющие входы триггера 48 поступают импульсы напр жени с выходов 13, 14 разделител имп 1льсов 7, св занных со входами усилительно-разв зывающего узла 9. 0 При этом на выходах триггера 48 формируютс импульсы напр жени , представленные на диаграммах 67 и 6.8/ и управление дополнительным усийителем мощности 49 по отношению к уси5 лительно-разв зывающему узлу 9 про .исходит с задержкой на интервал времени , равный tg-tjoIn the inverter rack, the keys 3 and 4 must be controlled in such a way that only after turning off the one-transistor is turned on by the other. In this case, the transistor 6 of the key 4 must be turned on at the moment tj, i.e. the moment of its inclusion must be delayed for a while. The resulting delay pulses from resistors 35, 36 can be used to control single-ended power amplifiers. However, then an individual main power amplifier would be required for each power switch. The task of using one common e amplifier amplifier for controlling / all transistors is solved by introducing an additional power amplifier 49, controlled by a trigger 48, to the clock input of which voltage pulses from a resistor 35, 36 are fed through the normalizing circuit 42. the voltages at the inputs of the logic element 47 and at the clock input of the trigger 48, respectively, are shown in diagrams 64, 65, 66. The control inputs of the trigger 48 receive voltage pulses from the outputs 13, 14 of the pulse separator 7 connected to by the moves of the amplifier-decoupling node 9. At the same time, at the outputs of the trigger 48, voltage pulses are formed, shown in Diagrams 67 and 6.8 /, and the control of the additional power amplifier 49 with respect to the amplification-decoupling node 9 occurs with a delay of time equal to tg-tjo

Claims

Consider the formation of the control of an ad voltage and a transistor 6 of a kula 4 voltage. The voltages on the secondary windings of the output transformers 10 and 54 of the amplifier-disconnecting node 9 and the additional power amplifier 49 are shown in f diagrams 69 and 70, respectively. exceeds the amplitude value of voltage pulses 69 and therefore at time t., when the secondary winding of the transformer 10 of the power-generating unit 9 has an unlocking voltage for transis-key 6 4, the transistor remains in the closed state, since. A locking voltage is applied to the control circuit through the open diode 56 from the secondary winding of the transformer 54 of the additional power amplifier 49. At time tj, the key 3 corresponding to the output of the transistor 0 5, the voltage across the secondary winding of the transistor 54 of the additional power amplifier 49 changes polarity, the diode 56 closes, and the opening voltage with the secondary voltage is applied to the control circuit of the transistor 6 of the key 4. the windings of the transformer 10 of the amplifying power node 9. At time t, when the voltage on the secondary winding of the transformer 10 is polar, the diode 56 remains locked, and a blocking voltage is applied to the transistor b of the 4gr7 key The transformer voltage 10V Vyyumyt t changes the polarity of the voltage on the secondary winding of the transformer 54 of the additional amplifier 49 of the circuit, and to the right of the T transistor of the switch 4 of the PC “LGdabe; through the open diode 56 from the secondary winding of the transformer 54. Thus, the voltage shown in diagram 71 is formed at the control junction of the transistor b shown in diagram 71. The use of the control pulse delay unit in the described device favorably distinguishes the proposed 7-by-6-y-5 sea: runestry and the switch circuit is specified by NGG) prototype because .polnostyu are eliminated through currents and the surge in the switching circuit, councils l emoy such a device. Moreover, the advantage is of particular value if one considers that the switching circuit controlled by the proposed device can operate for varying loads. When testing the switching circuit layout, a single-phase MO of a 300 NA power inverter was chosen as a MO, it was found that when controlling the inverter from the proposed device, its efficiency increased by 9% compared with that of its control devices. The no-load current was reduced 40 times (from 80 mA to 2 mA) to the Hryth switching frequency of the power switches 400 Hz and 36 times (from 110 mA to 3 mA) at the switching frequency of the power switches 1000 Hz. As a result of the experiment, an idle, tbc idling voltage in the tested inverter controlled by the proposed device was determined only by the power loss in the output transformer and the reverse currents of the power diodes and transistors of the inverter. . As a result, the energy characteristics of the switching circuit are significantly improved by reducing the dynamic parameters in the power transistors, especially in cases when during operation there is a change in the current of the load over a wide range. By eliminating overvoltage on transistors, the reliability of the switching circuit is also increased. l Claim 1. Device for controlling transistors of a switching circuit, which includes m pairs of antiphase-working transistors, containing a pulse distributor of a master oscillator and an amplifying link, outputs through limited resistors connected to the control circuits of the transistors of the switching circuit, and the inputs connected to the outputs of the pulse distributor of the master oscillator, so that, in order to improve the energy performance of the switching circuit due to ; 1) through-current and overvoltage in the transistors of the switching circuit, it is additionally equipped with a control pulse delay unit, 2rti-inputs which are connected parallel to the transistors of the switching circuit; master oscillator. 2. A device according to Claim 1, characterized in that the delay unit of control pulses, for example, for a single-phase bridge voltage inverter, contains an auxiliary power amplifier with a transformer output, the inputs of which form one of the inputs of the delay unit pulse control, the control unit Sbodoi s.lovyh transistors, which includes two isolation transformers, the primary winding of each of which through resistors is connected parallel to the primary winding of the output transformer of the auxiliary amplifier Power as well secondary windings connected in series with diodes form m inputs of control pulse blocking, the connection points of the primary windings of separation transformers with resistors are connected to the inputs of normalized & circuits whose outputs are connected to the clock inputs of the triggers, the control inputs of which form other of the K inputs control pulse delay unit, as well as two additional power amplifiers, inputs connected to the outputs of these triggers. Sources of information, taken into account during ex pertise 1. Romash E.M. Transistor converters in electronic devices power supplies. Energy, M., 1975, p. 125, 129-130.

2. PNA.B.E. Investigation of the asymmetrical shafts of the modes of the lacTOTH converter with single modulation. Theses on the competition. scholarly step. Cand. Techn. Science, AN UseR, K. 1972,0.212-215.