SU743208A1 - Цифровое устройство дл подавлени пассивных помех - Google Patents

Description

Изобретение относитс  к радиотех нике и может использоватьс  в когерентно-импуль сных радиолокационных станци х. Известно цифровое устройство дл  подавлени  пассивных помех, содержа щее два канала, каждый из которых состоит из трех основных перемножителей , сумматора и последовательно соединенных фазового детектора, ана лого-цифрового преобразовател , пер вого и второго блоков пам ти, приче первые входы фазовых детекторов каналов объединены, а выходы первого блока пам ти и аналого-цифрового преобразовател  подк.71ючены соответственно ко входу первого основного перемножител  и первому входу сумматора , второй и третий входы которого соединены соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы 1. Однако известное цифровое устрой ство не обеспечивает достаточной эффективности подавлени  пассивных /помех. Цель изобретени  - повышение эффективности подавлени  пассивных помех.. Дл  этого в цифровое устройство дл  подавлени  пассивных помех, содержащее два канала, каждый из которых состоит из трех основных перемножителей , сумматора и последовательно соединенных фазового детектора , аналого-цифрового преобразовател , первого и второго блоков пам ти, причем первые входы фазовых детекторов каналов объединены, а выходы первого блока пам ти и аналого-цифрового преобразовател  подключены соответственно ко вхОду первого основного перемножител  и первому входу сумматора, второй и третий входы которого соединены соответственно с выходами второго и третьего основных перемножителей, при этом на вторые входы фазовых детекторов поданы опорные сигналы, введены вычислительный блок и последовательно соединенные блок измерени  и усреднени  междупериодного сдвига фазы помехи и функциональный преобразователь, а в каждый канал введены два дополнительных перемножител , причем первый вход

по,;,зого дополнительного перемножител  одного канала соединен с выходом второго блока пам ти другого канала, первый вход и выход второго дополнительного перемНожител  соединены соответственно с выходом второго блока пам ти и одним из дополнительных входов сумматора, другой дополнительный вход которого соединен с выходом первого дополнительного.перемножител , а вторые входы дополнительных перемножителей соединены с выходами вычислительного блока, ко входу кот.орого подключен выход блока измерени  и усреднени  междупе иодного сдвига .фазы помехи, входы которого соединены соответственно с выходами аналогоцифровых преобразователей и первых блоков пам ти, при этом выход -первого основного перемножител  одного канала подключен к первому входу третьего основного перемножител  этого же канала и первому входу второго основного перемножител  другого канала , а вторые входы вторых и третьи . основных перемножителей соединены с выходами функционального Преобразовател , при этом блок измерени  и усренени  междупериодного сдвига фазы помехи содержит последовательно соединенные делитель, функциональный преобразователь и логический блок, соответствующие входы которого соединены со входами делител , а также два канала, каждый из которых- состоит из первого накопител , первого перемножител  и последовательно соединенных второго накопител , второго перемножител  и- усредн ющего сумматора , выход которого подключен к соответствующему входу делител , при этом второй вход усредн ющего сумматора одного канала соединен с выходом первого перемножител  другого канала, входы которого соединены с выходами первого и второго накопителей , причем входы накопителей  вл ютс  входами блока измерени  и усреднени  междупериодного сдвига фазы помехи, выходом которого  вл етс  выход логического блока, при этом .вычислительный блок содержит последовательно соединенные блок пам ти, сумматор и функциональный преобразователь , выходы которого  вл ютс  выходами вычислительного блока, входом которого  вл етс  вход блока пам ти , соединенный с вторым входом сумматора.

На фиг. 1 представлена структурна электрическа  схема предложенного цифрового устройства; на фиг. 2 - то же, блок измерени  и усреднени  междупериодного сдвига фазы помехи; на фиг. 3 - то же, вычислительного блока

Цифровое устройство дл  подавлени пассивных помех содержит дв-а канала 1 и 2, ка.ждый из которых состоит из трех основных перемножителей 3, 4 и

5, сумматора 6, фазового детектора 7 аналого-цифрового преобразовател  8, первого и второго блоков 9 и 10 пам ти и двух дополнительных перемножителей 11 и 12, кроме .того, устройство содержит блок 13 измерени  и усреднени  междупериодного сдвига фазы помехи, функциональный преобразователь 14 и вычислительный блок 15 блок 13 измерени  и усреднени  междупериодного сдвига фазы помехи содержит делитель 16, функциональный преобразователь 17, логический блок 18, два канала 19 и 20 каждый из которых состЬит из первого и второго накопителей 21 и 22, первого и второго перемножителей 23 и 24 и усредн ющего сумматора 25, вычислительный блок 15 содержит блок 26 пам ти, сумматор 27 и функциональный преобразователь 28.

Устройства работает следующим образом .

Выходные величины Фазовых детекторбв 7 поступают в аналого-цифровые преобразователи. 8, где квантуютс  по времени и амплитуде. Цифровые ко К УК выхода аналого-цифровых преобразователей 8 поступают на шходы первых блоков 9 пам ти, а затем на входы блока 13. Измеренна  и усредненна  величина сдвига фазы помехи дМ к за к-тый период повторени  с выхода блока 13 поступает на вход функционального преобразовател  14, на выходе которого образуютс  л 4. и соедЧк, , поступающие соответственно на вгоды второго и третьего основных перемножителей 4 и 5. На выходе вычислительного блока 15 образуютс  . sm{ul -b ) и cosfuLfKM )f поступающие соответственно на входы дополнительных перемножителей 11 и 12. Поступающие с выходов первых блоков -9 пам ти цифровые коды х,., у соответственно в первых основных перемножител х 3 умножаютс  на два, а затем с помощью вторых и третьих основных перемножителей 4 и 5 подвергаютс  двумерному повороту на уголд Поступающие с выходов вторых блоков 10 пам ти цифровые коды х. У к-2 подвергаютс  двумерному повороту на угол ( Тогда на выходе сумматоров б образуютс  соответственно величины . .

.,

(.,(),

V к-( .V

Х,1ПИ.Д).У.С05(Д,.Л.

Claims (1)

1. Лихарев В.А. Цифровые методы и устройства в радиолокации. М., Советское радио , 1975, с. 135 (прототип).

Г

I

I

1

I

L Г