SU738153A1 - Analogue-digital converter - Google Patents

Analogue-digital converter Download PDF

Info

Publication number
SU738153A1
SU738153A1 SU742078218A SU2078218A SU738153A1 SU 738153 A1 SU738153 A1 SU 738153A1 SU 742078218 A SU742078218 A SU 742078218A SU 2078218 A SU2078218 A SU 2078218A SU 738153 A1 SU738153 A1 SU 738153A1
Authority
SU
USSR - Soviet Union
Prior art keywords
tube
output
input
integrator
outputs
Prior art date
Application number
SU742078218A
Other languages
Russian (ru)
Inventor
Николай Тимофеевич Кислицкий
Семен Самуилович Коган
Владимир Маркович Соловьев
Анатолий Николаевич Шевчук
Original Assignee
Предприятие П/Я М-5619
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5619 filed Critical Предприятие П/Я М-5619
Priority to SU742078218A priority Critical patent/SU738153A1/en
Application granted granted Critical
Publication of SU738153A1 publication Critical patent/SU738153A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (54) ANALOG-DIGITAL CONVERTER

Изобретение относитс  .к област м техники, сЬ занной с преобразованием аналоговых сигналов в цифровую форму и служит дл  повьгшени  точности аналого-цифрового преобразовани . Известен аналого-цифровой преобразователь {АЦП) напр жени  на элект ронной трубке, содержащий усилитель входного сигнала, выход которого под ключен к отклон ющим пластинам элект ронно-лучевой трубки, генератор развертки , поразр дные усилители-формирователи и блок формировани  двоичного кода. Недостатком данного преобразовател   вл етс  низка  точность преобразовани  из-за действи  дестабилизирующих факторов и старени  элементов , в частности кодирующей трубки 1 . Известен аналого-цифровой преобразователь , содержащий усилитель, синхрогенератор,, кодирующук) электронно-лучевую трубку, устройство устанрвки режима питани  трубки, ампли тудные разр дные регенераторы, контрольный регенератор с отличаю1шмс  .порогом срабатывани , логическую .схему запрет и интегратор, при чем синхрогенератор соединен с. кодирукиаей трубкой через усилитель и непбсредствённо , кодйруинией труб ки соединены с соответствук цими амплитудными разр дными регенераторами, причем вход регенератора млад1чего разр да Ъ.оединен со входом контрольного регенератора, выходы этих регенераторов соединены с сигнальнЕлм и . запрещающим входами схемы запрет/ выход которой через последовательно соединенные интегратор и устройство установки режима питани  трубки соединен с кодирующей трубкой. Недостатком известного АУП  вл етс  низка  точность преобразовани  в процессе дпительной эксплуатации под действием различных дестабилизирующих факторов (2. Целью предлагаемого изобретени   вл етс  повышение точности аналогоцифрового преобразовател . Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь , содержащий кодирующую трубку, первый вход которой соединен с выходом усилител , первый вход последнего соединен с кшной входного сигнала, а второй вход - с, первым выходом сии:ф6низатора , второй выход которою подключен к второму входу кодируюией трубки, третий вход которой соединен с выходом устройства V ctaHOB режима питани  кодирующей трубки выходы последней соединены и Сбответствующими входами амплитудных разр дных регенераторов, вход реге HepaiTOpa шада1их соединен свхбдом Контрольного регенератора, а их выходы через элемент И вхо дом интегратора, введены пороговое у1стройство, триггер, два кл,1оча и уст ройство обьединени , причем пр мой вйход интегратора соединен с первым входом первого ключа, а через Тлороговое устройство - с счетным входом триггера, первый выход которого со ёйййён И вторым входом первого ключа а второй выход - с первым входом второго ключа, второй вход последне го соединен с инверсным выходом интегратора , ВЫХОДЫ ключей через устройство обьединени  Подключены к входу устройства установки режима питани  кодирующей трубки, На чертеже представлена блок-схе ма АЦП. входна  шина 1 АИП через усилитель 2 соединена с кодирующей трубкой 3. Выходы синхронизатора 4соединены с усилителем 2 и кодирующей трубкой 3, выходы разр дов которой . Шеййненй с амплитудными разр дными регенераторами 5, Вход регенеоатора 5 младшего разр да соединен .с входом контрольного регенератора б. Выходам регенераторов 5, б подключены к сигнальному и запреыаюшему входам элемента И 7, кото рый соединен с интегратором 8. Пр мой выход интегратора 8 через ключ 9 устройство 10 объединени  , устройств 11 установки режима питани  тру бки соединен, с кодирующей трубкой 3 и через пороговое устройство 12 - с триггером 13. Инверсный выходийТёг- ратора 8 через ключ 14 соединено . устройством 10 обьединени . Выходы триггера 13 йойключены к вторым входамключей 9 и 14, Выходы регенераторов 3 подключены к выхдйн Ш к 1ёМ мам 15 . Работа преобразовател  происходит следуюйшм образом. ,. ,„,„.,, Аналоговый ,сигнал с входа 1 чере усилитель 2, поступает на отклон ющие пластины трубки 3, питающейс  от устройства 11 установки режима питани  трубки. Синхронизаци  рабо ты усилител  2 и трубки 3 осушеств л етс  синхрогенератором 4. ,. На выходах трубки 3 Формируютс  :кодовые импульсы, комбинаци  которых 6±обра йсает амплитуду входного ан JiQfoiaorG сигнала. Нормализаци  крдоВых импульсов по (ймплитудё йЙ ёЪ Вл етс  регенераторами 5, порог сра6aTHj&a .HBH которых. устанавливаетс  равным половине амплитудного значени  импульсов. Дл  формировани  сигнала ошибки сигнал младшего разр да поступает на вход контрольного регенератора б, порог срабатывани  которого устанавливаетс  выше порога срабатывани  регенератора 5 младшего разр да. В процессе работы на выходах регенераторов 5 и б Формируютс  Пакеты импульсов, длительность кото)рых Пропорциональна скорости отклонени  луча трубки 3, а разница в длительности обоих пакетов характеризует крутизну коллекторной характеристики . Пакеты импульсов с выходом регенераторов 5 и б подаютс  на входы элемента И 7. Причем выходной сигнал контрольного регенератора б подаетс  на запрешаюший вход элемента И 7, на выходе которого формируетс  сигнал ошибки, его длительность характеризует крутизну коллекторной характеристики. Сигнал ошибки подаетс  на интегратор 8, на выходах которого образуетс  сигнал, амплитуда которого пропорциональна сигналу ошибки. При первоначальной настройке АЦП, когда режим питани  трубки 3 выбран оптимальным, величины сигналов на пр мом и инверсном выходах интегратора. 8 одинаковы, при этом один из ключей, например ключ 9, открыт, а ключ 14 закрыт. Потенциал с пр мого выхода интегратора 8 через ключ 9 и устройство 10 объединени  поступает на устройство 11 установки режима питани  трубки, на выходе которого устанавливаетс  напр жение, обеспечивающее оптимальную крутизну коллекторной характеристики.Под действием дестабилизирующих факторов крутизна коллекторной характеристики уменьшаетс , что приводит к увеличению потенциала на пр мом выходе интегратора 8, а это в свою очередь измен ет режим питани  трубки 3. Если направление ИзНенени  режима питани  трубки 3 отказалось правильным, то оно приведетк восстановленик) оптимальной крутизны коллекторной характеристики . Если это направление оказалось нётгравильнйМ, то крутизна коллекторной характеристики уменьшаетс , и потенциал на пр мом выходе интегратора- 8 продолжает увеличиватьс . При достгиженйиг допустимой границы уменьшени  1футйзна коЛлекторйой характеристики ..срабатывает пороговое устройство 12, переключаетс  триггер 13, ключ 9 нй 1инает зaкpывatьc , а ключ 14 открывать. . Врем  переключени  каждого из ключей 9 и 14 выби1раетс  большим, чем посто нна  времени цеnij обратной св зи. Сигнал с выхода устройства 10 обьединени , предстгшл ющий собой сумму сигнайпов с. выходов ключей 9   14, на инает уменьшатьс . Это обууловлено тем, что после срабатывани The invention relates to the field of technology related to the conversion of analog signals into digital form and serves to improve the accuracy of analog-to-digital conversion. A voltage-voltage analog-to-digital converter (ADC) on an electronic tube is known, which contains an input signal amplifier whose output is connected to deflection plates of an electron-beam tube, a sweep generator, bit amplifiers, and a binary code generation unit. The disadvantage of this converter is the low conversion accuracy due to the action of destabilizing factors and the aging of elements, in particular the coding tube 1. The analog-to-digital converter is known, which contains an amplifier, a synchronous generator, a coding cathode ray tube, a device for setting the power supply mode of the tube, amplitude bit regenerators, a control regenerator with distinctive threshold, a logic circuit, and an integrator, with which the synchro generator is connected with. the tube is encoded through the amplifier and is not directly connected to the tube with a tube connected to the corresponding amplitude bit regenerators, and the input of the low-level regenerator b is connected to the input of the control regenerator, the outputs of these regenerators are connected to the signal Elm and. the prohibiting inputs of the prohibit / exit circuit of which is connected through series-connected integrator and device for setting the power supply mode of the tube to the coding tube. A disadvantage of the known AUP is the low conversion accuracy during doping operations under the influence of various destabilizing factors (2. The purpose of the present invention is to improve the accuracy of the analog-digital converter. The goal is achieved by the fact that the analog-to-digital converter containing the coding tube, the first input of which is connected with the amplifier output, the first input of the last one is connected to the input signal, and the second input is connected to the first output of this: f6izator, the second output of which Connected to the second input by coding tube, the third input of which is connected to the output of the V ctaHOB power supply mode of the coding tube, the outputs of the latter are connected to the corresponding inputs of the amplitude bit regenerators, the HepaiTOpa register input is connected to the control regenerator, and their outputs through the integrator's input, A threshold device, a trigger, two cells, a clock and an unification device were introduced, the direct input of the integrator connected to the first input of the first key, and through the Tlorog device to the counting input m trigger, the first output of which is connected with the second input of the first key and the second output with the first input of the second key, the second input of the last connected to the inverse output of the integrator, the OUTPUT of the keys through the unification device Connected to the input of the device for setting the power mode of the coding tube, In the drawing The block diagram of the ADC is presented. the input bus 1 AIP through the amplifier 2 is connected to the coding tube 3. The outputs of the synchronizer 4 are connected to the amplifier 2 and the coding tube 3, the outputs of which bits. Sheineny with amplitude bit regenerators 5, Input of regenerator 5 junior bits connected to the input of control regenerator b. The outputs of the regenerators 5, b are connected to the signal and interlocking inputs of the element And 7, which is connected to the integrator 8. The direct output of the integrator 8 through the key 9 is the device 10 of the union, the devices 11 for setting the power supply mode of the tube are connected to the coding tube 3 and The device 12 is connected with the trigger 13. The inverse output of the igniter 8 is connected via the key 14. device 10 unification. The outputs of the trigger 13 are connected to the second inputs of keys 9 and 14, the outputs of the regenerators 3 are connected to the outgoing W to the 1st mothers 15. The operation of the converter occurs as follows. , Analog signal from the input 1 of the black amplifier 2 is fed to the deflection plates of the tube 3 fed from the device 11 for setting the power supply mode of the tube. The synchronization of the operation of the amplifier 2 and the tube 3 is carried out by the synchronizing generator 4.,. The outputs of the tube 3 are formed: code pulses, the combination of which 6 ± is the amplitude of the input signal JiQfoiaorG. Normalize the pulse rate across (impulse voltage) Regenerators 5, whose threshold is 6aTHj & HBH, which is equal to half the amplitude value of the pulses. regenerator 5, low-order. In the course of operation, at the outputs of the regenerators 5 and b, pulse packets are formed, whose duration is proportional to the deflection rate of the beam of tube 3, and the difference duration of both packages characterizes the slope of the collector performance. Pulse packets with the output of the regenerators 5 and b are fed to the inputs of the element And 7. Moreover, the output signal of the control regenerator b is fed to the forbidden input of the element 7, the output of which generates an error signal, its duration characterizes the slope of the collector characteristic. An error signal is applied to the integrator 8, the outputs of which produce a signal whose amplitude is proportional to the error signal. At the initial setting of the ADC, when the power supply mode of the tube 3 is chosen optimal, the magnitudes of the signals at the direct and inverse outputs of the integrator. 8 are the same, while one of the keys, for example the key 9, is open, and the key 14 is closed. The potential from the direct output of the integrator 8 through the switch 9 and the combining device 10 is supplied to the device 11 for setting the power supply mode of the tube, the output of which is set to a voltage that ensures optimum slope of the collector characteristic. at the direct output of the integrator 8, and this in turn changes the mode of power supply of tube 3. If the direction of Change in the mode of power supply of tube 3 fails to correct , It privedetk vosstanovlenik) optimal slope of the collector performance. If this direction turned out to be non-gravity, then the steepness of the collector characteristic decreases, and the potential at the forward output of the integrator-8 continues to increase. When the permissible limit is reduced, the 1-FUNCTION of the power characteristic. Triggers the threshold device 12, triggers the switch 13, switches the key 9 to 1, closes it, and opens the key 14. . The switching time of each of the keys 9 and 14 is longer than the constant feedback time. A signal from the output of unit 10, representing the sum of the signal c. the outputs of the keys 9 to 14 are not reduced. This is due to the fact that after

триггера потенциал на выходе ключа 9 стремитс  к нулю, а потенциал на выходе ключа 14 - к потенциалу на инверсном выходе интегратора 8. Потенциал на инверсном выходе предстал ет собой разность между величиной потенциала при первоначальной установке и прирашением потенциала на пр мом выходе. Сигнал обратной св зи с устройства 10 об-Ь;единени  измен ет режим питани  трубки 3, что приводит к увеличению крутизны коллекторной характеристики, следовательно , уменьшению (увеличению) потенциала на пр мом (инверсном) выходеинтегратора 8. Таким образом, сигна на выходе устройства 10 объединени  продолжает уменьшатьс  до восстановлени  оптимальной крутизны коллекторной характеристики когда потенциалы на пр мом и инверсном выходах интегратора 8 приближаютс  к своей первоначальной величине. Процесс восстановлени  оптимальной крутизны коллектбрной характеристики будет повтор тьс  при воздействии различных достабилизируюиих факторов. Цифровой код снимаетс  с выходных клемм 15 преобразовател . the trigger potential at the output of the key 9 tends to zero, and the potential at the output of the key 14 tends to the potential at the inverse output of the integrator 8. The potential at the inverse output is the difference between the potential value at initial installation and the potential gain at the direct output. The feedback signal from the device 10 about-b; the unity changes the power mode of the tube 3, which leads to an increase in the steepness of the collector characteristic, therefore, to a decrease (increase) in the potential at the forward (inverse) output of the integrator 8. Thus, the signal at the output of the device 10, the combination continues to decrease until the optimum slope of the collector characteristic is restored when the potentials at the forward and inverse outputs of the integrator 8 approach their initial value. The process of restoring the optimum slope of the collective characteristic will be repeated when exposed to various stabilizing factors. The digital code is removed from the output terminals 15 of the converter.

Предполагаемое изобретение позвол ет обеспечить аналого-цифровое преобразование с заданной точностью при длительной эксплуатации АЦП при воздействии различных дестабилизирующих факторов. Таким образом, сокращаютс  затраты времени, св занные с контролем и настройкой АЦП в процессе эксплуатации, что повышает надежность функционировани  аппаратуры.The proposed invention allows to provide analog-to-digital conversion with a given accuracy during long-term operation of the ADC under the influence of various destabilizing factors. In this way, the time costs associated with monitoring and tuning the ADC during operation are reduced, which increases the reliability of the equipment.

Claims (1)

1., Высша  школа , 1968, с,142143 , рис.2-73.1., Higher School, 1968, p. 142143, fig.2-73. 2, Авторское свидетельствоссбр 0 417091, кл. Н 03 К 13/18, 19732, copyright certificate 0 417091, cl. H 03 K 13/18, 1973 (прототип),(prototype), БB
SU742078218A 1974-11-25 1974-11-25 Analogue-digital converter SU738153A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU742078218A SU738153A1 (en) 1974-11-25 1974-11-25 Analogue-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU742078218A SU738153A1 (en) 1974-11-25 1974-11-25 Analogue-digital converter

Publications (1)

Publication Number Publication Date
SU738153A1 true SU738153A1 (en) 1980-05-30

Family

ID=20601676

Family Applications (1)

Application Number Title Priority Date Filing Date
SU742078218A SU738153A1 (en) 1974-11-25 1974-11-25 Analogue-digital converter

Country Status (1)

Country Link
SU (1) SU738153A1 (en)

Similar Documents

Publication Publication Date Title
US3449741A (en) Reversible analog-digital converter utilizing incremental discharge of series connected charge sharing capacitors
US3493961A (en) Circuit for selectively altering the slope of recurring ramp signals
SU738153A1 (en) Analogue-digital converter
US3739375A (en) Auxiliary circuit for analog to digital coder
US3623073A (en) Analogue to digital converters
JPH0528923B2 (en)
US4319226A (en) Signal converter utilizing two clock signals
SU458946A1 (en) Code-pulse modulator of the telephone channel of a radio relay station
US3281610A (en) Logarithmic pulse amplitude to time modulation converter
SU932648A1 (en) Device for time distortiones correction
SU769734A1 (en) Method and device for analogue-digital conversion
SU767968A1 (en) Voltage-to-code converter
SU417901A1 (en)
SU1487195A1 (en) Code converter
SU768012A1 (en) Device for controlling beam of cathode ray tube (crt)
SU454544A1 (en) Digital function converter
SU1112301A1 (en) Device for measuring amplitude of single pulse signals
SU526909A1 (en) Device for modeling Markov processes
SU1613987A1 (en) Receiver for high-frequency geoelectric prospecting
SU809541A1 (en) Digital-analogue converter
US4074259A (en) Process for analog/digital conversion
SU594582A1 (en) Analogue-digital function converter
SU470066A1 (en) Controlled sawtooth generator
SU1553990A1 (en) Functional generator
SU1508350A2 (en) Delta-modulator