св занных с управл ющим блоком. Исключение сквозных замыканий в конце полуперирда в режиме максимальной длительности импульса достигаетс в известном инвертореза счет ограничени минимальной длит ельно;сти импульса магнитного усилител , Разб|3ос характеристик магнитных материалов сердечников приводит к необходимости существенного сокращени диапазона регулировани . Наиболее близким техническим peujieнйем вл етс устройстбо, в котором коммутирующий блок выполнен в виде автогенератора на транзисторах и трансформатор е с насыщающимс с1ердечнйкб11и, управл ющий блок в виде aeToreHepatopa с внешним запуском, который подаетс от выгодных цепей модул тЬрй длительности имНульС1с)В. Врем задающа цепь модул тора выпрлне на на последов;атёльНЬ соединенньгх конденсаторе м регулирующем ток зар да транзу|сторе. Дл исключенй- режима отсечки этЪго транзистора его коллект6р:на цепь зашунтирована резистором. Подобнре Ог|5аничение максИМ1г1льно цозможнЬйДлительно ;ти импульса обладает тем недостатком, что рёжй офанйчени возникает не в виде излома характеристики управлени , а как плрвный переход. Поэтому реальное ограничение длительности оказываетс много больше расчетной величины, что Ггриводит к сокращению Диапазона регулировани . Фронту вьйходныхсигнёлов, формируемые на электрОмагнитиах элементах с насыщёНием оказываютс достаточно :по огимй, из-за нёидеальной пр моугольиостй;пётель гистерезиса их сердечников, С г1овЦшением частоты ИнвертирОвайй Я этот недостаток становитс всё ощутимее. Цель изобретени сострит в расшире;нии ,дйаг1азона регулировани и улучшении массо-габаритных показателей. Поставленна цель достигаетс тем, что в регулируемом мостовом инверторе, соДержащем св занные между собой модул тор длительности импульсов С источником управл ющего напр жени , 31адёюЩйй генератор , коммутирующий и управл ющий блоки, св занные с базами СИЛОВЫХ транзистоков , коммутирующий блок св занный с задающим генератором выполнен в виДе последовательно включенных блока задержки . Счетного триггера и предокОнечного усилител мощности, а управл ющий блок, в одном случае, содержит логический элемент И-НЕ, один вход которого соединён с .выходом узЛа задержки коммутирующего блока и входом модул тора длительности импульсов, а другой с выходом последнего. D-триггер, синхронизирующий вход которого соединён с выходом элемента И-НЕ, а D-вход с соответствующим выходом счетного триггера коммутирующего блока и предоконечный усилитель мощностгй, св занный с выходами D-трйггера, а в другом случае рн содержит формирователь ртпирающйх импульсов , св занный с логическим элементом И, один вхрд которого соединен с выходом модул тора длительности, а другой с его синхронизирующим вхОдом и выходом дополнительного блока задержки, вход которого св зан с задающим генератрром. Регулируемый мостоври инвертор сострит из транзисторного усилител мощности , выполненного на транзисторах и трансформаторе, ко вторичной обмотке которого подсоединена нагрузка, задающий генератор, коммутирующий блрк, содержащий послёдрвательно ключеНнйе блок задержки , Счётный триггер и преДоконечный усилитель, модул тор длительностй7св занный с управл ющим блоком, который по первому вар1ианту содержит логический элемент И-НЕ- виход которого соединен с синхронизирующим входом О-триРгера, св занными со втОрЫм предоконечнЫм усилителем , а по второму варианту он содержит второй узел задержки, своим входом св Зс1нный с задающим генератором, а выхо дом с одним из входов логического элемента И, выход которого соединен с входом формировател отпирающих импульсОв . .-v ; i-: : . ,.. , : По первому варианту выход узла задержки соединен с одним из входов Логического элемента и входом модул тора длительности, а выход последнего со вторым вхрДОм элемента И-НЕ, вход D-триггера соединен с срответствуюЩим выходом счетного триггера, причем коммутирующий блок св зан с одной парой силовых транзисторов моста, включенного последователь но между выводами истрчника питани , а управл ющий блок с другой парой. По второму варианту вход модул тора длительности соединен с выходом узла зёдержки , а выход со вторым входом элемента И, причем формирователь отпирающих импульсов , с однрй парой силовыхтранзисторов моста, подключённых к одному выводу источника питани , а коммутирующий с другой парой/ Работа устройства по первому варианту происходит следующим образом. Задающий генератор выдает исходную последовательность импульсов. Примем, что счетный триггер переключаетс в момент прохождени переднего фронта импульса , а D-триггер информацию.associated with the control unit. The elimination of end-to-end closures at the end of the half-cycle in the maximum pulse duration mode is achieved in the known inverter by limiting the minimum duration; the pulse strength of the magnetic amplifier, Razb | 3os characteristics of the magnetic materials of the cores necessitates a significant reduction in the range of control. The closest technical device is a device, in which the switching unit is designed as an auto-generator on transistors and transformer e with a saturable medium, and the control unit in the form of an aeToreHepatopa with an external start, which is supplied from advantageous circuits of moduli duration of iM1 The time setting circuit of the modulator is rectified on the series of capacitors connected to the transistor charge current regulating capacitor. For exclusion of the cut-off mode of this transistor its collector: on the circuit is shunted by a resistor. In a similar manner, it is possible to maximally possible for a long time; this impulse has the disadvantage that the ryeyan of the action does not arise as a break in the control characteristic, but as a transition. Therefore, the actual duration limit is much larger than the calculated value, which leads to a reduction in the Adjustment Range. The front signals formed on the electromagnetics elements with saturation are enough: because of the harshness of the core, the hysteresis of their cores, With the frequency of the Invert I, this flaw becomes all noticeable. The purpose of the invention is to mock up the expansion, adjustment and adjustment of mass and dimension parameters. The goal is achieved by the fact that in an adjustable bridge inverter containing a modulator of pulse duration interconnected With a source of control voltage, a 31ad generator, a switching and control unit associated with bases of POWER transistors, a switching block associated with a master oscillator made in the serially connected delay block. The counting trigger and the pre-peak power amplifier, and the control unit, in one case, contain a logical NAND element, one input of which is connected to the output node of the delay node of the switching unit and the input of the pulse width modulator, and the other to the output of the latter. A D-flip-flop, the synchronizing input of which is connected to the output of the NAND element, and the D-input with the corresponding output of the counting trigger of the switching unit and the pre-final power amplifier associated with the D-trigger outputs, and in another case the pH contains the driver of the horn pulses, connected to an AND gate, one of which is connected to the output of a duration modulator, and the other to its synchronizing input and the output of an additional delay block, the input of which is connected to the master oscillator. Adjustable inverter pods from the transistor power amplifier, performed on transistors and a transformer, to the secondary winding of which is connected a load, a master oscillator, a switching block containing a sequential key delay block, a counting trigger and a high-end amplifier, a modulator of a dashboard, a control panel, and a switchboard. in the first version, it contains a logical AND-non-input element of which is connected to the synchronizing input of the O-triRger connected to the second pre-final amplifier Telem, as in the second embodiment it comprises a second delay unit, its input Zs1nny communication with the master oscillator and vyho house to one input of the AND gate, whose output is connected to an input of the gate pulse. .-v; i-::. , ..,: In the first variant, the output of the delay node is connected to one of the inputs of the logic element and the input of the modulator of duration, and the output of the last to the second inrush of the NAND element, the input of the D-flip-flop is connected to the corresponding output of the counting flip-flop, and the switching block It is connected with one pair of power transistors of the bridge, connected in series between the leads of the power supply, and the control unit with the other pair. According to the second variant, the input of the modulator of duration is connected to the output of the node of the delay, and the output to the second input of the element I, the driver of the trigger pulses, with one pair of bridge power transistors connected to one output of the power source, and switching with the other pair / Device operation in the first embodiment occurs as follows. The master oscillator generates the original pulse sequence. Let us assume that the counting trigger switches at the moment when the leading edge of the pulse passes, and the D-trigger information.