SU720824A1 - Device for receiving polyfrequency signals - Google Patents

Device for receiving polyfrequency signals Download PDF

Info

Publication number
SU720824A1
SU720824A1 SU782631148A SU2631148A SU720824A1 SU 720824 A1 SU720824 A1 SU 720824A1 SU 782631148 A SU782631148 A SU 782631148A SU 2631148 A SU2631148 A SU 2631148A SU 720824 A1 SU720824 A1 SU 720824A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
block
unit
Prior art date
Application number
SU782631148A
Other languages
Russian (ru)
Inventor
Вадим Юрьевич Толубеев
Александр Григорьевич Долинский
Original Assignee
Предприятие П/Я М-5308
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5308 filed Critical Предприятие П/Я М-5308
Priority to SU782631148A priority Critical patent/SU720824A1/en
Application granted granted Critical
Publication of SU720824A1 publication Critical patent/SU720824A1/en

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Noise Elimination (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПРИЕ.МА МНОГОЧАСТОТНЫХ СИГНАЛОВ(54) DEVICE FOR ACCEPTANCE OF MULTI-FREQUENCY SIGNALS

II

Изобретение относитс  к технике св зи и предназначено, в частности, дл  приема многочастотных сигналов, передаваемых токами тональных частот кодом «2 из п,и преобразовани  их в сигналы, пригодные дл5 управлени  коммутационным оборудованием эле1 тронных и квазиэлектронных автоматических телефонных станций (АТС).The invention relates to communication technology and is intended, in particular, to receive multi-frequency signals transmitted by tonal frequency currents with the code "2 of n" and convert them into signals suitable for control of switching equipment of electronic and quasi-electronic automatic telephone exchanges (ATS).

Известно устройство дл  приема многочастотных сигналов, содержащее входной усилитель, выход которого соединен с п каналами , содержащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок пам ти и выходной вентиль (где п - число принимаемых ча„стрт), а также блок анализа кода, блок задержки, выходной блок пам ти и выпр мительный блок, причем вход выпр мительного блока соединен с выходом входного усилител , а выход выпр мительного блока подключен ко вторым входам пороговых элементов 1.A device for receiving multi-frequency signals is known, comprising an input amplifier whose output is connected to n channels containing a series-connected band-pass filter, a threshold element and an integrator, as well as a series-connected memory block and an output valve (where n is the number of received signals as well as a code analysis unit, a delay unit, an output memory unit, and a rectifier unit, with the rectifier unit input connected to the input of the input amplifier, and the output of the rectifying unit connected to the second poro inputs gov elements 1.

Однако помехоустойчивость такого устройства при приеме сигналов с частотным перекосом уровней невелика.However, the noise immunity of such a device when receiving signals with frequency-skewed levels is small.

Цель изобретени  - повышение помехоустойчивости устройства при приеме сигналов с частотным перекосом уровней.The purpose of the invention is to improve the noise immunity of the device when receiving signals with frequency level skews.

Цель достигаетс  тем, что в устройство дл  приема многочастотных сигналов, содержащее входной усилитель, выход которого соединен с п каналами, содержащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор, а также последовательно соединенные блок пам ти и выходной вентиль (где п - число принимаемых частот), а также блок анализа кода, блок задержки, выходной блок пам ти и выпр мительный блок, причем вход выпр мительного блока соединен с выходом входного усилител , а выход выпр мительногоThe goal is achieved in that the device for receiving multi-frequency signals contains an input amplifier whose output is connected to n channels containing a serially connected bandpass filter, a threshold element and an integrator, as well as serially connected memory block and an output valve (where n is the number of received frequency), as well as a code analysis unit, a delay unit, an output memory unit, and a rectifier unit, the rectifier unit input connected to the output of the input amplifier, and the output rectifier unit

Claims (1)

блока подключен ко вторым входам пороговых элементов, введены формирователь опорного напр жени , а в каждый канал введен сумматор по модулю два, первый вход которого соединен с соответствующим входом блока анализа кода, с первым входом соответствующего блока пам ти и с выходом интегратора, вторые входы блоков пам ти соединены с выходом блока задержки и первым входом выходного блока пам ти, вто-V S- tii . A-WaJv ,.„ . .3у рой б1соД которого соединен с выходом Jблo 1Ш аналйЗа кода, причем вторые выходы ат-соедйнёнtf со вторЙШй5:Ъдами ° оответствУю1цих сумматбров Ш Два выходы которых (;йеДингёнй 1:Ъ входом блЪка задержки, причём BTOpSf Bf ffif вйходных вентилей соединены с вйходом выходного запоминающего блока, а выходы ф(1рШ1т% й опбрнбго напр жени  сое ДййёТййсЬйТОрымн входами пороговых блоНа показана структурна  электрич еска  схема устройства дл  приелга многочастотных сигналов., Схема устройсТгва Содержит входной усилитель 1, квыходу которого параллельно подключены выпр мительный блок 2 и входы п .,. . . - .t c5t;5 irt4 VSi - из кбтбрш с-г5сТ--(Уйт из Каналов, ка cлёJfббateльнo включенных полосового фильтра 3, порогового элемента 4, вШбл fетног УТ а ДвухвШДовОм компараторе, интегратора 5, сумматора 6 , блока 7 пам ти и ВЫХОДНОГО вентил  8.Вто рвге вход:ы пороговых элементов 4 йЗёДи Ненй с выходом выпр мительнрго1 блокд 2 и с ;оО тВ1етствующим 1выходом формировател  9 опорного напр жени . Первый вход блока 7 пам ти и первый вход сумматора 6 пЙ%ОДул1б ДвасбеДШУёНы г вЪ1ХОДОМ интегратора 5, а второй ХОд сумматора 6 ПоДКлЮчеН к второму выходу блока 7 пам ти Выходы сумматоров б всех каналов о бъеди Ш Г1Г-ГТШ1 л-йЧё 1ЛГ1 хо ду блока 0 задержки, выход которого соединен со вторыми входами блоков 7 tfш т . Выходы всех интеграторов 5 подключены к входам блока 11 eHaAtjSa коДаУ йХоД с(динен с ТвтЪрым входом выходного блока 12 пам та /, Выход блока 12 rfamiH oXi o ко втЪрыМ входам выходныхвентш1еТ Ти 6д нбврейённо  влйетс  выходом сигнала «ошибка, а считывающий вход блока 12 тгаШТй Соединен с выходом блока 10 задёржки . -..--.-Устройство работает следующим обраЗом , тГередаваемые токами двух Traetot из п, ннапример fi и f«., ус йЛТиваютс  входным усилителем 1 и через полтсрвые фильтры 3 соответствующих каналов подаютс  на один из входов порогового элемента 4 На вторые вход пороговых элементов 4 подаютс  t)T5 HHbie напр жени  сменхени  с соответствующих выходов формировател  9 опорногонапрй  сёйи  и тем еГмйШ устанав-ливаетс  раЗЖчМ1Г- -стви 1%ЛьШе:4г й-аНа:Л оГ ДЛИ кОмнетГации частотного перекоса затухаНн  соединительных линий . С выхода порогового элемента 4 огра -нйченТШе йо амйлйтуде сигналы поступают на входы интегратора 5,где выдел ютс  их огибаю1)а:нё. .,, , ,. « ..y«. .- ь л аlijr - г. -1.л.«т-ру -ft(j Видеоимпульсы с выходов интеграторов 5 Поступают на входсумматоров б по модую два и на первые входы блоков 7 пам ти, а также на вход блока II анализа кода. Так как выходы сумматоров 6 объедийёНйй подключены ко вхоДу блока 10 заержки , то фронтом импульсов запускаетс  блок 10 задержки и через калиброванный промежуток времени информаци  с выхода блока 7 пйй ти поступит на входы выходнух вентилей 8. Если йнфортлаиж  поступает в заданном коде, то на выходе блока 11 анализа кода сигнал отсутствует и информационные сигналы проход т на выходы вентилей 8. Если же блок 11 анализа кода определиТ , что поступающа  информаци  перет1л ЗчГ Х -г- T/i n io «v-rtiftirt i/niria тг пслПАдаё тс  He B SaflaHHOMкоде, то есть, передаетс  ток одной частоты или тойи более, пйй -двух ча ёГЬт, то 6 этом случае нЙ-выходе блока И анализа кода по вл етс  сигнал; который С выхода выходного блока 12 пам ти подаетс  на б окир(Жанне всех выходных вентилей 8. Одновременно этот сигНал п6стуШет н аВыХоДную клемму сигнала «ошибка. - , Так как вТфые входы пороговых элементов 4, кроме формировател  опорного напр Ясени , соединены также с выходом выпр мительного блока 2, то при увеличении уровней входных сигналов (при Коротких соединительных лини х) увеличиваетс  выНрйАйенное йа р жение на выходе выпр мительного блока 2, которое, поступа  на Вторые входы пороговых элементов 4 смещает пороги чувствительности в сторону их увеличени . Это позвол ет сохранить посто нство рабочей пОЯЬсы Частот каждого канала устройства в широком динамическом диапазоне уровней входных сигналов. Формула изобретени  I.-..- ...... ,, , г. / . Устройство дл  приема мнoгoчactoтныx сигналов, содержащее входной усилитель, выход которого соединен с п каналами, содерЖащими последовательно соединенные полосовой фильтр, пороговый элемент и интегратор , а также последовательно соединенные блок пам ти и выходной вентиль (где п - число принимаемых частот), а также блок анализа кода, блок задержки, выходной блок пам ти и выпр мительный блок, причем вход выпр мительного блока соединение выходом входного усилител , а выход выпр мительного блока, подк; ючен ко вторым входамтороговых элементов, отличающеес  тем, что, с целью повышени  помехоустойчивости при приеме сигналов с частотным перекосом уровней, введены формирователь опорного напр жени , а в каждый канал введен сумматор но модулю два, первый вход которого соединен с соответствующим входом блока анализа кода, с первым входом соответствующего блока пам ти и с выходом интегратора, вторые входы блоков пам ти Соединены с вы}содом блока задержки и первым входом выходного блока пам ти, второй вход которого соединен с выходом блока анализа„крда, причем вторые выходы блоков пам ти соединены со вторыми входами соответствующих сумматоров по модулю два, выходы которых соединены со входом блока задержки, причем вторые входы выходных вентилей соединены С выходом выходного запоминающего блока , а выходы формировател  опорного напр жени  соединены со вторыми входами пороговых блоков. Источники информации, прин тые во внимание при экспертизе 1. Патент Австрии № 284917, кл. 21 аМО, 1970 (прототип).the block is connected to the second inputs of the threshold elements, a voltage driver is inserted, and a modulo two adder is entered into each channel, the first input of which is connected to the corresponding input of the code analysis unit, the first input of the corresponding memory block and the integrator output, the second inputs of the blocks The memories are connected to the output of the delay unit and the first input of the output memory unit, W-V S-tii. A-WaJv,. „. .3 a dash of which is connected to the output of an 1S analogue code, and the second exits apt to find one of the second, which is found on the second page of the second, where it is; the memory block, and the outputs f (1pSh1t% of the voltage of the solenoid) are connected to the inputs of the threshold blocks. The structural electrical circuit of the device for multi-frequency signals is shown. The device contains the input amplifier 1, the output of which is parallel About the rectifier unit 2 is connected and the inputs of the section ...,. - .t c5t; 5 irt4 VSi - from a CBTr-C5TT - (Uyt from Channels, as soon as the bandpass filter 3 is turned on, threshold element 4, in the FET UT a Two-way comparator, integrator 5, adder 6, memory block 7, and OUTPUT valve 8. Second input: s threshold elements 4 and 1 with output of rectifier 1 block 2 and c; tO t1 one output output of the former 9 reference voltage. The first input of the memory block 7 and the first input of the adder are 6 pY% ODul1b DasbeDSUnY g v11KHODOM of the integrator 5, and the second HOUR of the adder 6 PODKLUCHN to the second output of the block 7 memory block 0 delay, the output of which is connected to the second inputs of blocks 7 tfsh t. The outputs of all the integrators 5 are connected to the inputs of the 11 eHaAtjSa block of the code with (they are connected to the tvry input of the output block 12 of the memory / Connected to the output of the delay unit 10. -..- .- The device operates as follows, the two currents of two Traetot from n, for example fi and f "., Are connected by the input amplifier 1 and through the half filters of the 3 corresponding channels are fed to one of the inputs threshold element 4 on sec e input threshold elements 4 supplied t) T5 HHbie smenheni voltage outputs from the respective driver 9 and the opornogonapry soyi eGmySh ustanav-livaets raZZhchM1G- -stvi 1% proc eed: 4g minutes Ana: L Og LLS kOmnetGatsii frequency skew damping trunks. From the output of threshold element 4 of the United States of America, signals are sent to the inputs of the integrator 5, where they are picked around 1) a: not. . ,, ,,. "..Y". . -l aljr - g. -1.l. "t-py -ft (j Video pulses from the outputs of the integrators 5 They enter the input accumulators by modulating two and the first inputs of the memory blocks 7, as well as the input of the II code analysis block Since the outputs of the adders 6 are connected to the input of the delay unit 10, the pulse 10 starts the delay unit 10 and, after a calibrated time interval, the information from the output of the unit 7 goes to the outputs of the output valves of the valves 8. If the information is received in a given code, then the output block 11 code analysis signal is missing and information signals return to the valve outputs 8. If the code analysis block 11 determines that the incoming information is transferred from the ZCG X to the T / in io ' v-rtiftirt i / niria ts psPArda MS B SaflaHHOM code, i.e., a current of one frequency or If more, pY-2, then in this case, a signal appears from the NU-output of the code AND analysis of the code; from the output of the output memory 12, the signal is fed to the LCD (to Jeanne of all the output valves 8. At the same time, this signal is set signal terminal “error. -, Since the TFY inputs of the threshold elements 4, besides the Ashray reference generator, are also connected to the output of the rectifier unit 2, as the input signal levels increase (with the Short connecting lines x), the output of the rectifier unit 2 increases, which, entering the Second inputs of the threshold elements 4, shifts the sensitivity thresholds in the direction of their increase. This allows you to maintain a constant working area of the Frequencies of each channel of the device in a wide dynamic range of input signal levels. The claims of the invention I.-..- ...... ,, g. A device for receiving multiple signals, comprising an input amplifier, the output of which is connected to p channels containing a series-connected band-pass filter, a threshold element and an integrator, as well as a series-connected memory block and output gate (where n is the number of received frequencies), as well as a block code analysis, delay unit, output memory unit and rectifier unit, the input of the rectifying unit being connected with the output of the input amplifier, and the output of the rectifying unit, Pod; Yuchen to the second input elements, characterized in that, in order to improve noise immunity when receiving signals with frequency level skews, a reference voltage driver is inserted, and a modulator two is entered into each channel, the first input of which is connected to the corresponding input of the code analysis unit, with the first input of the corresponding memory block and with the integrator output, the second inputs of the memory blocks are connected to you} with the delay block and the first input of the output memory block, the second input of which is connected to the output of the an There are aliz „crd, the second outputs of the memory blocks are connected to the second inputs of the corresponding modulo-two adders, the outputs of which are connected to the input of the delay unit, the second inputs of the output valves are connected to the output of the output storage unit, and the outputs of the reference voltage generator are connected to the second inputs threshold blocks. Sources of information taken into account in the examination 1. Austrian patent number 284917, cl. 21 AMO, 1970 (prototype).
SU782631148A 1978-06-05 1978-06-05 Device for receiving polyfrequency signals SU720824A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782631148A SU720824A1 (en) 1978-06-05 1978-06-05 Device for receiving polyfrequency signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782631148A SU720824A1 (en) 1978-06-05 1978-06-05 Device for receiving polyfrequency signals

Publications (1)

Publication Number Publication Date
SU720824A1 true SU720824A1 (en) 1980-03-05

Family

ID=20771205

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782631148A SU720824A1 (en) 1978-06-05 1978-06-05 Device for receiving polyfrequency signals

Country Status (1)

Country Link
SU (1) SU720824A1 (en)

Similar Documents

Publication Publication Date Title
JPS56166620A (en) Automatic equalizer
US4488251A (en) Digital filter
SU720824A1 (en) Device for receiving polyfrequency signals
ATE14174T1 (en) DIGITAL TONE CONTROL.
US3582565A (en) Tone channels for multifrequency receivers
GB1377021A (en) Signal receiver for receiving signals of different frequency
CA1092665A (en) Multi-frequency signal receiver
US3845249A (en) Multi-frequency receiver
JPS5912683A (en) Receiver of multifrequency signal
US2794072A (en) Signalling systems for pulse telecommunication system
SU1322510A1 (en) Device for reception of multifrequency signals
SU866779A2 (en) Voice frequency call receiver
SU1195475A1 (en) Device for reception of multifrequency signals
SU1075340A1 (en) Adaptive aerial system
SU1587548A1 (en) Logarithmic amplifier
ES465397A1 (en) Electrical control systems for transmitting signals of different magnitudes
SU1083371A1 (en) Device for matching two-wire and four-wire sections
JPS5795791A (en) Multi-frequency signal detector
SU1663784A1 (en) Device for receiving multi-frequency signals
SU1062874A1 (en) Receiver of majority multiplexed signals
SU403078A1 (en) RECEIVING DEVICE OF THE TELEVISION
SU430426A1 (en) RECEIVER REQUIREMENTS FOR SERVICE DEVICES FOR GROUP TELEPHONE
JPS56144644A (en) Two-wire to four-wire convertion circuit
SU1022323A2 (en) Device for receiving double frequency telegraphy signals
SU107104A2 (en) Device for temporary multi-channel telephone communication