SU718893A1 - Flip-flop - Google Patents
Flip-flop Download PDFInfo
- Publication number
- SU718893A1 SU718893A1 SU782578561A SU2578561A SU718893A1 SU 718893 A1 SU718893 A1 SU 718893A1 SU 782578561 A SU782578561 A SU 782578561A SU 2578561 A SU2578561 A SU 2578561A SU 718893 A1 SU718893 A1 SU 718893A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- winding
- additional
- trigger
- transistor
- circuit
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
Изобретение относится к области электрои радиотехники и может найти применение в импульсных и потенциальных устройствах для компенсации (подавления) импульсных помех, возникающих в цепях питания активных элементов этих устройств.The invention relates to the field of electrical radio engineering and can find application in pulsed and potential devices for compensating (suppressing) pulsed noise arising in the power circuits of the active elements of these devices.
Известен триггер, содержащий два транзисторных ключа, объединенных коллекторно-базовыми связями [1].Known trigger containing two transistor switches connected by collector-base connections [1].
Этот триггер имеет недостаточную помехоустойчивость.This trigger has insufficient noise immunity.
Цель изобретения — повышение помехоустойчивости.The purpose of the invention is to increase noise immunity.
Для достижения цели в триггер, содержащий два транзисторных ключа, объединенных коллекторно-базовыми связями, введены импульсный трансформатор, дополнительный конденсатор и два дополнительных резистора. Один конец первой обмотки трансформатора соединен с первой обкладкой дополнительного конденсатора, вторая обкладка которого подключена к общей шине, а другой конец первой обмотки подключен к шине питания. Один конец второй обмотки, согласной по отношению к первой обмотке, соединен с концом третьей обмотки, встречной по отношению к первой обмотке, и подключен к общей шине. Другой конец второй обмотки через первый дополнительный резистор подключен к выходу первого ключа, другой конец третьей обмотки через второй дополнительный резистор— к выходу второго ключа.To achieve the goal, a trigger transformer, an additional capacitor, and two additional resistors are introduced into a trigger containing two transistor switches connected by collector-base connections. One end of the first transformer winding is connected to the first lining of the additional capacitor, the second lining of which is connected to a common bus, and the other end of the first winding is connected to the power bus. One end of the second winding, consistent with the first winding, is connected to the end of the third winding, which is opposite with respect to the first winding, and connected to a common bus. The other end of the second winding through the first additional resistor is connected to the output of the first key, the other end of the third winding through the second additional resistor is connected to the output of the second key.
На чертеже представлена принципиальная схема триггера.The drawing shows a schematic diagram of a trigger.
Устройство содержит симметричный триггер 1, коллекторы транзисторов 2 и 3 через резисторы 4 и 5 соответственно подсоединены к источнику 6 питания, импульсный трансформатор 7 с двумя встречно включенными вторичными обмотками 8 и 9, концы которых через резисторы 10 и 11 включены соответственно в цепи питания коллекторов транзисторов 2 и 3. Начало первичной обмотки 12 импульсного трансформатора 7 подсоединено к потенциальному зажиму источника 6 питания, а ее конец через электролитический конденсатор 13 соединен с общей шиной устройства, к которой подключены начала вторичных обмоток 8 и 9. Счетный вход 14 триггера подключен к базам транзисторов через развязывающие диоды.The device contains a symmetric trigger 1, the collectors of transistors 2 and 3 through resistors 4 and 5 are respectively connected to a power source 6, a pulse transformer 7 with two secondary windings 8 and 9 counterclockwise connected, the ends of which through resistors 10 and 11 are connected respectively to the power supply circuits of the transistor collectors 2 and 3. The beginning of the primary winding 12 of the pulse transformer 7 is connected to the potential clamp of the power supply 6, and its end through the electrolytic capacitor 13 is connected to a common bus of the device, to which keys start the secondary windings 8 and 9. The counting trigger input 14 is connected to the bases of transistors through decoupling diodes.
Рассмотрим работу устройства в следующем исходном состоянии. Транзистор 2 закрыт, транзистор 3 открыт (режим насыщения) на счетный вход 14 триггера 1 подан низкий потенциал (логический «О»), При возникновении импульсной помехи в общей цепи питания эта помеха изменяет потенциал коллекторов транзисторов 2 и 3. Одно..................з ......; временно эта же помеха проходит по цепи первичной обмотки 12 импульсного, трансформатора 7 (помеху выделяют), инвертированный импульс с одной вторичной обмотки 8 (помеху разделяют и меняют знак) подают через резистор 10 (преобразуют по величине) в точку соединения цепи питания с коллектором транзистора 2.Consider the operation of the device in the following initial state. Transistor 2 is closed, transistor 3 is open (saturation mode) at the counting input 14 of flip-flop 1 low potential (logical “O”) is applied. When an impulse noise occurs in the common power circuit, this interference changes the potential of the collectors of transistors 2 and 3. One .... .............. s ......; temporarily, the same noise passes through the primary winding circuit 12 of the pulse transformer 7 (interference is isolated), the inverted pulse from one secondary winding 8 (the interference is separated and change sign) is fed through resistor 10 (converted in magnitude) to the point of connection of the power circuit to the collector of the transistor 2.
Второй канал состоит из вторичной обмотки 9, резистора 11 и точки соединения цепи питания с коллектором транзистора 3. Полная компенсация воздействия помехи, изменяющей потенциал электродов по цепям питания, достигается соответствующим выбором коэффициента трансформации импульсного трансформатора 7 и величин резисторов 10 и 11. Электролитический конденсатор 13 включен в цепь первичной обмотки 12 импульсного трансформатора 7 для гальванической развязки.The second channel consists of a secondary winding 9, a resistor 11, and a connection point between the power supply circuit and the collector of transistor 3. Complete compensation for the effects of interference that changes the potential of the electrodes in the power supply circuits is achieved by the appropriate choice of the transformation coefficient of the pulse transformer 7 and the values of resistors 10 and 11. Electrolytic capacitor 13 included in the primary circuit 12 of a pulse transformer 7 for galvanic isolation.
Таким образом, включение импульсного трансформатора в общую цепь питания симметричного триггера с числом вторичных обмоток трансформатора по числу активных элементов схемы и соединение концов этих обмоток (для рассматриваемой схемы) с точкой соединения цепи питания с электродами (коллекторами) активных элементов (транзисторов) схемы, а также преобразование импульсной помехи по знаку (первичная— вторичная обмотка) и амплитуде (число витков вторичной обмотки и величина резисторов 10, И) позволяет компенси718ШThus, the inclusion of a pulse transformer in the total power circuit of a symmetrical trigger with the number of secondary transformer windings in terms of the number of active circuit elements and the connection of the ends of these windings (for the circuit under consideration) with the connection point of the power circuit with the electrodes (collectors) of the active elements (transistors) of the circuit, and also the conversion of impulse noise in sign (primary - secondary winding) and amplitude (the number of turns of the secondary winding and the value of resistors 10, I) allows compensation
-»ыа ровать воздействие помехи, изменяющей потенциал электродов активных элементов по цепям питания, тем самым устраняя несанкционированное срабатывание триггера при 5 возникновении импульсной помехи в общей цепи питания.- »Identify the effect of interference that changes the potential of the electrodes of the active elements in the power supply circuits, thereby eliminating the unauthorized operation of the trigger when 5 pulsed interference occurs in the common power circuit.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782578561A SU718893A1 (en) | 1978-02-09 | 1978-02-09 | Flip-flop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782578561A SU718893A1 (en) | 1978-02-09 | 1978-02-09 | Flip-flop |
Publications (1)
Publication Number | Publication Date |
---|---|
SU718893A1 true SU718893A1 (en) | 1980-02-29 |
Family
ID=20748398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782578561A SU718893A1 (en) | 1978-02-09 | 1978-02-09 | Flip-flop |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU718893A1 (en) |
-
1978
- 1978-02-09 SU SU782578561A patent/SU718893A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4068295A (en) | Voltage multiplier for an electronic time apparatus | |
GB958453A (en) | Electrical translator with a learning character for non-binary signals | |
SU718893A1 (en) | Flip-flop | |
GB940669A (en) | Improvements in or relating to free-running electric current converters | |
GB897532A (en) | Amplifier-regulating circuits | |
AU537371B2 (en) | Series switch-mode converter | |
SU681524A1 (en) | Inverter | |
SU1234959A1 (en) | Switching device | |
SU1398741A1 (en) | Gate device | |
SU884090A1 (en) | Pulse amplifier-shaper | |
SU1285560A1 (en) | Amplifier with conductive decoupling | |
SU1001368A1 (en) | One-cycle stabilized converter | |
SU1290481A1 (en) | Power amplifier | |
SU1637005A1 (en) | Bipolar pulse driver | |
SU809489A1 (en) | Push-pull power amplifier | |
SU634452A1 (en) | Driven blocking-generator | |
SU1381602A1 (en) | Analog memory | |
SU1660172A1 (en) | Analog signal switch | |
SU1202049A1 (en) | Input translator based on integrated injection logic | |
JPH0430820Y2 (en) | ||
SU1598117A1 (en) | Device for transmitting voltage with galvanic decoupling | |
SU1390741A1 (en) | Single-cycle stabilized converter | |
SU718885A1 (en) | Pulse power amplifier | |
SU420123A1 (en) | SCHEME OF CONVERSIONS P T BF01SH SHSnSPTOS | |
SU1339880A1 (en) | Threshold device |