SU711681A1 - Преобразователь напр жени в частоту следовани импульсов - Google Patents
Преобразователь напр жени в частоту следовани импульсов Download PDFInfo
- Publication number
- SU711681A1 SU711681A1 SU772525329A SU2525329A SU711681A1 SU 711681 A1 SU711681 A1 SU 711681A1 SU 772525329 A SU772525329 A SU 772525329A SU 2525329 A SU2525329 A SU 2525329A SU 711681 A1 SU711681 A1 SU 711681A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- inputs
- output
- frequency converter
- amplifier
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к областн электроизмерительной техники и может быть использовано в аналого-цифровых преобразовател х.
Известен преобразователь напр жени в частоту следовани импульсов, содержащий 1ракт пр мого преобразовани , цепь обратной св зи и цепь аддитивной коррекции, выполненную HZ усилителе МДМ 1J.
Обеспечива высокую точность за. счет компенсации дрейфа нул , этот преобразователь имеет недостаток - сложность схемы.
Наиболее близким по техническому -решению к предлагаемому вл етс преобразователь напр жени в частоту, содержащий дифференциальный интегратор, выполненный на дифференциальном усилителе, двух конденсаторах, один из которых включен в цепь обратной св зи усилител , а другой подключен к его неинверТ1рующему входу, и резисторах, подключенные Первому, второму и третьему входам интезатора , первое и второе сравнивающие устройгва , входы которых подключены к выходам нгегратора, и первый и второй формироватеи импульсов обратной св зи, выходы которых
подключены к второму и третьему входам дифференциального интегратора 12 J,
Недостатком данного устройства вл етс наличие погрешности, вызванной дрейфом нул интегратора.
Целью изобретени вл етс повышение точности преобразовани .
Поставленна цель достигаетс тем, что в преобразователь напр жени в частоту следовани импульсов, содержащий дифференциальный интегратор, выполненный на дифференциальном усилителе, двух конденсаторах, один из которых включен в цепь обратной св зи усилител , а другой подключен к его неинвергирующему входу, и резисторах, подключенных к первому, второму и третьему входам интегратора , первое н второе сравнивающие устройства , входы которых подключены к выходам интегратора , и первый и второй формирователи импульсов обратной св зи, выходы которых подключены к второму и третьему входам дифферен1шального интегратора, введены первый блок переключени , включенный между резисTOpaKtoi дифференциального интегратора и вхо3 дами дифференциального усилител , второй блок переключени , включенный между выхода ми сравнивающих устройств и входами фор- . мирователей импульсов обратной св зи, триггер , к выходам которого подключены входы логического устройства, а входы соединены с выходами сравнивающих устройств, и генератор i импульсов, выход которого подключен к управ л ющим входам первого блока переключени и логаческого устройства, причем выход логического устройства подключен к управл ющему входу второго блока переключени . На чертеже представлена функциональна электрическа схема преобразовател . Устройство содержит дифференциальный интегратор 1, выполненный на дифференциальном усилителе 2, конденсаторе 3, включенном в цепь обратной св зи усилител 2, конденсаторе .4, подклю . ченном к неинвертирующему входу усилител .2, резисторах 5, 6, 7. Между резисторами 5, 6, 7 и входами усилител 2- включен первый блок переключени 8. К выходу интегратора 1 подключейы входы первого 9 и второго 10 сравни вающих устройств. К выходам сравнивающих устройств 9 и 10 подключены входы триггера II и через второй блок переключени 12 входы первого 13 и второго 14 формирователей импульсов обратной св зи, .выходы которых подключены к входам интегратора 1. Входы логического устройства 15 подключены к выходам триггера 11 и генератора импульсов 16. Преобразователь работает следующим образом . Выходами преобразовател вл ютс выходы А, Б блока переключени 8. В случае преобразовани положительного напр жени выходна частота f поступает с выхода А, при отрицательном преобразуемом напр жении частота f поступает с выхода Б. Работа устройства происходит в двух режимах . В первом режиме с помощью блока переклю чени 8 входна цепь подключена к неинвертир ющему входу, а цепи обратной св зи - к инвертирующему входу усилител 2, а с помощью блока. переключени 12 выход сравнивающего устройства 9 подключен ко входу формировател импульсов обратной св зи 13, выход срав нивающего устройства 10 - ко входу формиро вател , импульсов обратной св зи 14. По достижении выходным напр жением интегратора 1 порогового ypoBHjr сравнивающего устройства последнее срабатывает и на вход ин тегратора 1 поступает импульс обратной св зи , после чего весь процесс повтор етс . Часто та fi срабатываний сравниваюитего устройства в первом режиме имеет отклонение fo от 14 расчетного значени f, вызванное дрейфом нул усилител 2: f, fp±fo(1) Во втором режиме с помощью блока переключени 8 входна цепь устройства подключена к инвертирующему входу усилител 2, а с помощью блока переключени 12 выход срав1швающего устройства 9 подключен ко входу формировател импульсов обратной св зи 14, выход сравнивающего устройства 10 - ко входу формировател импульсов обратной 13. Так как дрейф нул дифференциального усилител 2 не зависит от величины и пол рности входных сигналов, то fz в этом случае определ етс следующим выражением (2) Переключение с режима на режим осуществл етс импульсами с выхода генератора 16. При равных длительност х первого и второго режимов значение выходной частоты, усредненное за период переключени генератора 16, не содержит составл ющей погрещности fo, обусловле1шой дрейфом нул усилител 2. Включение в работу необходимого звена (сравнивающее устройство, формирователь импульсов обратной св зи) определ етс пол рностью преобразуемого напр жени и режимом работы устройства. Каждому режиму соответствует определенный логический потенциал выходных импульсов генератора 16, а пол рность преобразуемого напр жени определ етс с поМощью сравнивающих устройств 9, Ш и триггера 11. Логическим устройством 15 формируетс логическа функци ( управлени блоком переключени 12 Ц abvab, где а - логический потенциал на генератора импульсов 16; b - логический потенциал на выходе триггера П. Погрещность исключаетс в результате измерени выходных частот за врем измерени Т с помощью суммирующе-вычитающего устройства , например реверсивного счетчика, при подключении его суммирующего и вычитающего входов к соответствующим выходам А и Б преобразовател . При этом необходимо, чтобы врем измерени Т„ было много больше периодов Т импульсов генератора 16, либо включало в себ целое число периодов Т. Таким образом в устройстве осуществл етс коррекци смещени нул , характеристики преобразовани , вызванного дрейфом нул усилител , в течение дпйт ельного времени непрерьшной работы в услови х воздействи внещних дестабилизирующих факторов.
5
Claims (2)
1.Шахов Э. К. и др. Преобразователь напр жени в частоту с компенсацией дрейфа нул . - Приборы, и системы управлени , 1971, № 4, с. 15-17.
2.Март пш А. И. и др. Преобразователь электрических параметров дл систем контрол и измерени . М., Энерги , 1976, с. 109- 111 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772525329A SU711681A1 (ru) | 1977-09-22 | 1977-09-22 | Преобразователь напр жени в частоту следовани импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772525329A SU711681A1 (ru) | 1977-09-22 | 1977-09-22 | Преобразователь напр жени в частоту следовани импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU711681A1 true SU711681A1 (ru) | 1980-01-25 |
Family
ID=20725281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772525329A SU711681A1 (ru) | 1977-09-22 | 1977-09-22 | Преобразователь напр жени в частоту следовани импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU711681A1 (ru) |
-
1977
- 1977-09-22 SU SU772525329A patent/SU711681A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4112428A (en) | Clocked precision integrating analog to digital converter system | |
SU711681A1 (ru) | Преобразователь напр жени в частоту следовани импульсов | |
SU1267441A2 (ru) | Устройство дл интегрировани сигнала | |
SU819956A2 (ru) | Частотный преобразователь сопротивлени | |
SU1132240A1 (ru) | Импульсный вольтметр | |
SU1192117A1 (ru) | Генератор импульсов | |
SU1091090A1 (ru) | Фазометр | |
SU1076843A1 (ru) | Преобразователь параметров @ , @ , @ с цепей в частотные сигналы | |
SU773912A1 (ru) | Устройство врем -импульсного преобразовани напр жени посто нного тока в число | |
SU712764A1 (ru) | Преобразователь амплитудных значений периодических импульсных сигналов | |
SU898611A1 (ru) | Преобразователь параметров трехэлементных двухполюсных цепей в код | |
SU1620957A2 (ru) | Преобразователь сопротивлени в частоту | |
SU822197A1 (ru) | Устройство дл усреднени | |
SU450112A1 (ru) | Способ цифрового измерени мгновенной частоты медленно мен ющихс процессов | |
SU1702527A1 (ru) | Устройство дл преобразовани временного интервала в напр жение | |
SU958981A1 (ru) | Стробоскопический компенсационный преобразователь сигналов | |
SU818006A1 (ru) | Интегрирующий преобразователь на-пР жЕНи B иНТЕРВАл ВРЕМЕНи | |
SU552694A1 (ru) | Преобразователь аналовоггового сигнала во временной интервал | |
SU1046930A2 (ru) | Интегрирующий преобразователь напр жени в интервал времени | |
SU1172017A1 (ru) | Емкостно-электронный преобразователь перемещени в частоту | |
SU434593A1 (ru) | Следящий интегрирующий аналого-цифровойпреобразователь | |
SU943583A1 (ru) | Устройство дл стробоскопического преобразовани электрических сигналов | |
SU1105824A1 (ru) | Измерительный преобразователь среднеквадратического значени напр жени | |
SU712950A1 (ru) | Преобразователь периода следовани импульсов в напр жение | |
SU554503A1 (ru) | Счетчик энергии посто нного тока |