SU711675A1 - Digital-analogue converter - Google Patents

Digital-analogue converter Download PDF

Info

Publication number
SU711675A1
SU711675A1 SU782610480A SU2610480A SU711675A1 SU 711675 A1 SU711675 A1 SU 711675A1 SU 782610480 A SU782610480 A SU 782610480A SU 2610480 A SU2610480 A SU 2610480A SU 711675 A1 SU711675 A1 SU 711675A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
digital
output
input
trigger
Prior art date
Application number
SU782610480A
Other languages
Russian (ru)
Inventor
Михаил Филиппович Кучев
Владимир Афроимович Ковнер
Original Assignee
Специальное Конструкторское Бюро Сейсмической Техники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное Конструкторское Бюро Сейсмической Техники filed Critical Специальное Конструкторское Бюро Сейсмической Техники
Priority to SU782610480A priority Critical patent/SU711675A1/en
Application granted granted Critical
Publication of SU711675A1 publication Critical patent/SU711675A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Изобретение относитс  к технике преобразовани  цифровых кодов в аналоговые в свипгенераторе дл  управлени  источником сейслтческих сигаалов вибрационного действи  с наперед заданными характеристиками и быть использовано в системах автоматического регулировани .The invention relates to a technique for converting digital codes to analog in a sweep generator for controlling a source of vibration seismic sigals with predetermined characteristics and to be used in automatic control systems.

Известен цифроаналоговый преобразователь Ц, содержащий набор весовых резисторов, св занных с ключакш на диодах, суммируюишй операционный усилитель посто нного тока, источник опорного напр жени , узел термокомпенсации в виде цепочки последовательно соединенных диодов, один вьтод которой соединен с общей цшной, а другой - через токозадающий резистор с источником опорного напр жени  и через резисторы - с точками соединени  весовых резисторов с диодами ключей. Недостат1сом преобразовател  1шл етс  низка  точность преобразовани .A digital-to-analog converter C is known, containing a set of weighting resistors connected to a diode switch, a summed-up operational DC amplifier, a reference voltage source, a thermal compensation unit in the form of a chain of series-connected diodes, one of which is connected to a common circuit and the other through a current-setting resistor with a source of reference voltage and through resistors with points of connection of weight resistors with key diodes. A disadvantage of the converter 1 is the low conversion accuracy.

Наиболее близким к изобретению техническим решением  вл етс  цифроаналоговый преобразователь 2, содержащий декодирующую матрицу, регистр приращений, элементы И.The closest technical solution to the invention is a digital-to-analog converter 2 containing a decoding matrix, an increment register, elements I.

генератор импульсов и распределитель импульсов , реверсивный счетчик, триггер знака и делитель частоты. Недостатком преобразовател   вл етс  узка  функциональна.ч возможность при управлении источником сейсмических сигналов вибрационного действи  с наперед заданными характеристиками. Целью изобретени   вл етс  расширение функциональных возможностей при управлении источником сейсмических сигнапов вибрационного действи  с наперед заданными характеристиками .pulse generator and pulse distributor, reversible counter, sign trigger and frequency divider. The disadvantage of the transducer is its narrow functional ability to control the source of seismic signals of vibrational action with predetermined characteristics. The aim of the invention is to extend the functionality when managing a source of seismic signals of vibration action with predetermined characteristics.

Поставленна  цель достигаетс  тем, что в цифроаналоговый преобразователь, содержащий реверсивный счетчик, первые выходы которого св заны со входами декодирующей матрицы , делитель частоты и триггер знака, дополнительно введены источник зталонного напр жени , преобразователь, первый и второй делители напр жени , триггер реверса пол рности , выходной блок и блок задержки, причем выход источника эталонного напр жени  соединен с первым входом второго делител  иаио жени  и с первым входом преобразовател ,The goal is achieved by the fact that a digital-to-analog converter containing a reversible counter, the first outputs of which are connected to the inputs of a decoding matrix, a frequency divider and a sign trigger, additionally introduces a reference voltage source, a converter, first and second voltage dividers, polarity reverse trigger , the output unit and the delay unit, moreover, the output of the reference voltage source is connected to the first input of the second divider and to the first input of the converter,

вторые входы которого соединены со вторыми выходами реверсивного счетчика, а выход соединен с первым входом первого делител  напр жени , вторые входы которого соединены с первыми выходами декодирующей матриЩ), вторые выходы которой соединены со вторыми входами второго делител  напр жени , причем выходы первого и второго делителей напр жени  соединены соответственно с первым и вто| ым входами выходного блока, выход которого соединен со входом блока задержки, а его третий вход соединен с выходом триггера реверса пол рности, вход которого соединен с первым выходом триггера знака, второй выход которого соединен с первым входом реверсивкого счетчика, а его вход соединен с первым входом делител  частоты, вторые выходы которого соединены со вторыми входами реверсивного счетчика.the second inputs of which are connected to the second outputs of the reversible counter, and the output connected to the first input of the first voltage divider, the second inputs of which are connected to the first outputs of the decoding matrix, the second outputs of which are connected to the second inputs of the second voltage divider, and the outputs of the first and second dividers voltage connected respectively with the first and second | th input of the output unit, the output of which is connected to the input of the delay unit, and its third input is connected to the output of the reverse polarity trigger, the input of which is connected to the first output of the sign trigger, the second output of which is connected to the first input of the reversible counter, and its input is connected to the first the input of the frequency divider, the second outputs of which are connected to the second inputs of the reversible counter.

На фиг. 1 представлена структурна  схема цифроаналогового преобразовател , содержащего источник 1 эталонного напр жени , делитель частоты 2, реверсивный счетчик 3, преобразователь 4, первый и второй делители напр жни  5 и 6, декодирующую матрицу 7, триггер знака 8, триггер реверса пол рности 9, выходной блок 10, блок задержки 11.FIG. 1 shows a block diagram of a digital-to-analog converter containing a source of reference voltage 1, frequency divider 2, reversible counter 3, converter 4, first and second voltage dividers 5 and 6, decoding matrix 7, sign trigger 8, reverse polarity trigger 9, output block 10, delay block 11.

На фиг. 2 представлена функци  синуса на участке от О до 90°, разбита  на 32 уровн , что позвол ет сформировать сигнал с достаточной точностью, соответствующий синусоидальному гармоническому сигналу. Шаг квантовани  равен 2°49FIG. Figure 2 shows the sine function in the area from 0 to 90 °, divided into 32 levels, which allows forming a signal with sufficient accuracy corresponding to a sinusoidal harmonic signal. The quantization step is 2 ° 49

Устройство работает следующим образом ,The device works as follows

Как видно из фиг. 2 синусоиду, приход щуюс  на 1/4 периода, можно разделить на 8 участков. Крутизна синуса есть косинус и крутизна отрезков аппроксимации на каждом участке различна, на I и 11 можно считать пост  нной и максимальной, далее посто нно убывает ее значение и на VIM участке минимально.As can be seen from FIG. 2 sinusoid per 1/4 period can be divided into 8 sections. The slope of the sine is the cosine and the steepness of the approximation segments is different at each site, on I and 11 it can be considered constant and maximum, then its value constantly decreases and at the VIM site it is minimal.

Дл  получени  дискретных значений кусочно-линейной аппроксимации примен етс  преобразователь 4. состо щий из транзисторных ключей с использованием р-п-р, п-р-п бипол рных плоскостных транзисторов и матрицы резисторов R-2R, эталонное напр жение снимаетс  с высокостабилизированного источника 1 эталонного напр жени . Таким образом, преобразователь 4 можно считать как генератор квазипилообразного напр жени . Это напр жение поступает на делитель напр жени  5, который служит дл  изменени  крзггазны участков кусочно-линейной i аппроксимации в соответствии с реальными значени ми синуса. Значени  крутизны  вл ютс  коэффициентами передачи. Делитель напр жени  6 позвол ет получить истинное значение синуса и служит дл  стыковкиTo obtain discrete values of the piecewise linear approximation, a converter 4 is used. Consisting of transistor switches using pnpr, npp bipolar planar transistors and an R-2R resistor matrix, the reference voltage is taken from a highly stabilized source 1 reference voltage. Thus, transducer 4 can be considered as a generator of quasi-saw voltage. This voltage is applied to a voltage divider 5, which serves to change the critical section of the piecewise linear i approximation plots in accordance with the actual values of the sine. The steepness values are transmission coefficients. Voltage divider 6 provides the true value of the sine and serves to dock

УЧЛГГКОВ кусочно-линейной аппроксимации синусоиды между собой. В выходном блоке 10 происходит сложение напр жений, поступающих с делителей напр жени  5 и 6. Декодирующа  матрица7 должна обеспечить такую коммутацию делителей напр жени  5 и 6, чтобы с выхода делител  5 снималось квазипилообразное напр жение согласно кусочно-линейной аппроксимации , а с делител  6 нужные уровни посто нного напр жени , соответствующие значени м синуса (фиг. 2). Декодирующа  матрица 7 строитс  на основании кусочно-линейной аппроксимации и состо ний реверсивного счетчика 3.UCHLGGKOV piecewise linear approximation of a sinusoid between them. In the output block 10, the stresses coming from voltage dividers 5 and 6 are added together. The decoding matrix 7 must ensure that the voltage dividers 5 and 6 are switched so that from the output of divider 5 the quasi-saw voltage is removed according to piecewise linear approximation, and from divider 6 desired levels of constant voltage, corresponding to the values of sine (Fig. 2). The decoding matrix 7 is constructed on the basis of a piecewise linear approximation and the states of the reversible counter 3.

Импульсы управлени  через делитель частоты 2 поступают на реверсивный счетчик 3, при поступлении первых 31 импульсов, счетчик 3 работает в режиме суммировани . С приходом 32 импульса триггер знака 8 Переходит в состо ние 1 и счетчик 3 работает в режиме вычитани . При этом из 64 импульсов формируетс  цоложительный полуперирд синусоиды. Затем 64 импульсом триггер знака 8 устанавливаетс  в состо ние О и счетчик 3 оп ть работает в режиме сложени , 64 импульсом триггер реверса пол рности 9 переходит в состо ние 1 и на выходном блоке 10, состо щем из суммирующего устройства и блока коррекции получаетс  напр жение противоположной пол рности С приходом 96 импульса реверсивный счетчик 3 оп ть переходит в режим вычитани , а при поступлении 128 импульса заканчиваетс  формирование одного периода синусоиды. Выходной блок 10 с блоком задержки 11 обеспечивает плавное нарастание амплитуды синусоиды с О до максимального значени  в начале развертки и плавный спад после, поступлени  команды на ее окончание.The control pulses through frequency divider 2 arrive at the reversible counter 3, when the first 31 pulses arrive, the counter 3 operates in the summation mode. With the arrival of 32 pulses, the trigger of sign 8 enters state 1 and counter 3 operates in subtraction mode. In this case, a positive half-perist sinusoid is formed from 64 pulses. Then 64 pulses the trigger of sign 8 is set to the state O and the counter 3 again operates in addition mode, 64 impulses the trigger of the reverse polarity 9 goes to state 1 and on the output block 10 consisting of a summing device and a correction block the voltage is obtained of opposite polarity With the arrival of 96 pulses, the reversible counter 3 again goes into subtraction mode, and on receipt of 128 pulses, the formation of one sinusoid period is completed. The output unit 10 with the delay unit 11 provides a smooth increase in the amplitude of the sinusoid from 0 to the maximum value at the beginning of the sweep and a smooth decline after the arrival of the command at its end.

Полоса частот, формируема  с помощью . цифроаналогового преобразовател , которыйFrequency band formed by. digital-to-analog converter, which

примен етс  в свип-генераторе дл  управлени  источником сейсмических сигналов вибрационного действи , с наперед заданными характеристиками , полностью перекрывает весь рабочий диапазон вибрационной сейсморазведки.used in a sweep generator to control the source of seismic signals of vibration, with predetermined characteristics, completely covers the entire working range of vibration seismic prospecting.

Claims (2)

1.Авторское свидетельство СССР № 358778, кл. Н 03 К 13/03, 1973.1. USSR Author's Certificate No. 358778, cl. H 03 K 13/03, 1973. 2.Авторское свидетельство СССР N 361518, 15 кл. Н 03 К 13/03, 1973. (прототип).2. USSR author's certificate N 361518, 15 cells. H 03 K 13/03, 1973. (prototype).
SU782610480A 1978-05-03 1978-05-03 Digital-analogue converter SU711675A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782610480A SU711675A1 (en) 1978-05-03 1978-05-03 Digital-analogue converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782610480A SU711675A1 (en) 1978-05-03 1978-05-03 Digital-analogue converter

Publications (1)

Publication Number Publication Date
SU711675A1 true SU711675A1 (en) 1980-01-25

Family

ID=20762375

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782610480A SU711675A1 (en) 1978-05-03 1978-05-03 Digital-analogue converter

Country Status (1)

Country Link
SU (1) SU711675A1 (en)

Similar Documents

Publication Publication Date Title
SE7512829L (en) ANALOG-DIGITAL CONVERTER
SE7601518L (en) SLIP PREVENTION DEVICE
SU711675A1 (en) Digital-analogue converter
SU1057965A1 (en) Analog/digital incrementing square-law function generator
SU1674171A1 (en) Functional converter
SU1277144A1 (en) Analog-digital integrator
SU551507A1 (en) Adaptive Measuring Converter
SU1091205A1 (en) Position encoder
SU919075A1 (en) Device for checking digital-analogue converters
SU762164A1 (en) D-a converter
SU1256170A1 (en) Generator of sine signal
SU1451865A1 (en) Code-to-voltage converter
SU1598111A1 (en) Multichannel d.c. voltage amplifier
SU879765A1 (en) Analogue-digital conversion method
SU1417189A1 (en) Follow-up a-d converter
SU1250977A1 (en) Pulse repetition frequency-to-d.c.voltage converter
SU645172A1 (en) Device for reproducing varying-in-time coefficients
SU698116A1 (en) Digital-analogue generator
SU1064229A1 (en) Pulse shift digital standard
SU1003105A1 (en) Device for sine-cosine pulse-width conversion
SU1386954A1 (en) Non-linear compensating device
SU1646026A1 (en) Device for controlling transformer converting d.c.voltage into voltage of preset shape
SU738155A1 (en) Digital-analogue converter
SU936354A1 (en) Method of pulse-phase control of gate-type converter
SU1501930A3 (en) Converter of acting voltage or power value for wave shapes contained of wain trains