SU708352A1 - Arrangement for control of digital computer - Google Patents

Arrangement for control of digital computer Download PDF

Info

Publication number
SU708352A1
SU708352A1 SU772514767A SU2514767A SU708352A1 SU 708352 A1 SU708352 A1 SU 708352A1 SU 772514767 A SU772514767 A SU 772514767A SU 2514767 A SU2514767 A SU 2514767A SU 708352 A1 SU708352 A1 SU 708352A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
counter
inputs
command
Prior art date
Application number
SU772514767A
Other languages
Russian (ru)
Inventor
Сергей Борисович Востоков
Original Assignee
Предприятие П/Я В-8624
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8624 filed Critical Предприятие П/Я В-8624
Priority to SU772514767A priority Critical patent/SU708352A1/en
Application granted granted Critical
Publication of SU708352A1 publication Critical patent/SU708352A1/en

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

Изобретение относитс  к области вычислительной техники, в частности, к устройствам управлени  ЦВМ и может быть использовано в системах цифровой обработ ки преимущественно непрерывных, измен ющихс  в реальном масштабе времени дан ных с периодической (периоды различны) выборкой подпрограмм на фоне циклически исполн емой программы. Известно устройство управлени  ЦВМ содержащее схему пуска - осл-анова, генератор тактовой частоты, долговременное запоминающее устройство, регистры команд, программы, шифратор, счетчик команд и тактов, триггер режима и элементы И 1, Недостаток известного устройства состоит в том, что оно требует значительных затрат оборудовани . Наиболее близким к изобретению по технической сущности и достигаемому результату  вл етс  устройство управлени  ЦВМ, содержащее блок пам ти команд, вход которого соединен с выходом счетчика команд, а выход - с первым входом регистра команд, генератор импульсов, выход которого соединен со входом счетчика времени и с первым входом блокп формировани  функциональных сигналов 2J. Недостатком устройства  вл етс  незначительное быстродействие. Цель изобретени  - повьпиение быстродействи . Поставленна  цель достигаетс  тем, что устройство содержит счетчик запросов, сумматор, блок пам ти кодов времени, схему сравнени , блок пам ти параметров подпрограмм и блок приостановки, причем выход счетчика времени соединен с первыми входами сумматора и схемы сравнени , выход сумматора соединен с первым входом блока пам ти кодов времени, выход которого соединены со входом схрмы сравнени , выход которой соединен с первыми входами блока приостановки и блока пам ти параметров подпрограмм, первый и второй входы - выходы которого соединены со входами - выходами, соответственно. счетчика команд и счетчика запросов, вто рой, третий входы, первый, второй входы выходы блока приостановки соединены, со ответственно, с выходом генератора импульсов , с выходом счетчика запросов,с входом - выходом блока формировани  функциональных сигналов и с входом - вы ходом регистра команд, второй, третий вы ходы которого соединены, соответственно со вторым входом сумматора и со вхо дом счетчика запросов, а вторые входы блока пам ти кодов времени и блока пам  ти параметров подпрограмм соединены с четвертым выходом регистра команд. Структурна  схема устройства представ лена на чертеже. Устройство управлени  ЦВМ содержит генератор импульсов 1, блок 2 формирова ни  функциональных сигналов, счетчик 3 времени, регистр 4 команд, блок 5 пам ти команд, счетчик 6 команд, сумматор 7, блок 8 пам ти кодов времени, блок 9 пам ти параметров подпрограмм, счетчик 10 запросов, блок 11 п{здостановки, схему сравнени  12. Устройство работает следующим образом . Программа соответствует естественному пор дку следовани  вычислительных операций. При этом перва  команда подпрограмм или отдельна  команда, подлежащие из-за более высоких скоростей изменени  некоторых непрерывных данных более частоту повторению, содержат ука- зани  о длительности интервала повторени  и количестве повторений за цикл прог раммы. Длителыюсть интервала повторени  подпрограмм выбираютс  кратными длительности цикла программы. В первой команде подпрограммы указываетс  адрес  чейки блоков 8 и 9, в которой должен хранить с  адрес команды (состо ние счетчика ко манды, соответствующее первой команде подпрограммы) и количество запросов на повторение подпрограммы. Каждой первой команде подпрограммы отводитс  сво   чейка в блоке 9, т.е. в блоке 9 занимаетс  столько  чеек, сколько подпрограмм В команды подпрограммы ключаютс  также два признака: признак принадлежности первой команды к периодически повтор емым и признак того, что следующа  команда также принадлежит к периодически повтор емой подпрограмме, открываемой первой командой. При выборе из блока 5 пам ти кода команды с признаком принадлежности к периодическим повтор емым блок 11 производит проверку счетчиком 10 содержимого  чейки в блоке 9 с указанием количества запросов. Если при проверке оказываетс , что содержимое  чейки, равно нулю, сумматор 7 вырабатывает врем  последующего исполнени  этой команды и засылает в блок 8. Одновременно в блок 9 засылаетс  количество запросов на исполнение подпрог- раммы и адрес первой команды повтор - емой подпрограммы. Исполн етс  содержательна  часть команды. Если в коде команды указано, что следующа  команд ., принадлежит к периодически повтор емым , то следом исполн етс  следукхда  команда программы. Если в коде команд , отсутствует признак того, что следующа  команда приндалежит к периодически повтор емым, работа по подпрограмме заканчиваетс ,и блок 11 организует возврат к основной программе. Если при проверке оказываетс , что содержимое  чейки в блоке 9 не равно нулю, то выбранное из  чейки блока 9 со- держимое замещаетс  на количество запросов из команды, сложенное с остатком  чейки блока 9, Остальные указанные команды не исполн ютс , содержательна  часть команды не исполн етс , управление передаетс  следующей команде. Если должна исполнитьс  группа команд , то осуществл етс  лишь перебор команд с блокировкой их исполнени . С по влением запроса от схемы срав- нени  12 на исполнение периодической подпрограммы во врем  исполнени  фоно- вой работы, блок 11 приостанавливает нормальную последовательность команд, занос  в дополнительный регистр счетчика 6 адрес команды возврата, и передает управление команде, адрес которой сигналом запроса от блока 8 выбираетс  из счетчика 6. При этом провер етс  и измен етс  количество запросов. Если количество запросов больше нул , поддрограмма исполн етс ,и после исполнени  управление передаетс  по адресу команды, наход щемус  в дополнительном регистре счетчика 6. Если количество запросов равно единице , что означает исполнение последнего запроса, дальнейшее исполнение данной пепериодической подпрограммы блокируетс  засылкой в блок 8 числа большего, чем состо ние счетчика 3 времени, соответствующее длине цикла программы, и количество запросов в блоке 9 устанавливаетс  в ноль. Добавление к программе одноадресной ЦВМ каждой новой периодической подпрограммы увеличивает на команд диспетчерские программы и соответственно снижает производительность ЦВМ на 1т-2%. Так, например, диспетчерские программы дл  Sfe подпрограмм с различными периодичност ми занимают 2500.i3000 команд и снижают производительность ЦВМ, с программой 30 000 ко- манд на 4-5%. Замена программной организации работ на аппаратную позвол ет исключить диспетчерские программы периодических подпрограмм и увеличить производительность ЦВМ. Планирование работ осуществл етс  за первый проход цикла программы путем сдвига по фазе периодической подпрограммы , если запрос на ее исполнение по вл етс  во врем  еще не законченной в исполнении другой периодической подпрограммы . Сдвиг осуществл етс  автоматически , так как вычисление времени следующего запроса в сумматоре 7 производит с  лишь при исполнении команды без учета времени ожидани  на исполнение имею щегос  запроса. Естественно, что сумма длительностей периодических подпрограмм должна быть меньше цикла программы. Введение аппаратного планировани  и выборки периодических подпрограмм сокращает программу и упрощает процедуру составлени  про граммы. формула изобретени  Устройство управлени  цифровой вычис лительной машины, содержащее блок пам  ти команд, вход которого соединен с выходом счетчика команд, а вьисод - с первым входом регистра команд, генератор импульсов, выход которого соединен со BXOAONf счетчика времени и с первым входом блока формировани  функциональных снгналор, второй вход которого соединен с первым выходом регистра команд, отличающеес  тем, что, с целью повышени  быстродействи , оно содержит счетчик запросов, сумматор, блок пам ти кодов времени, схему сравнени , блок пам ти параметров подпрограмм и блок приостановки, причем выход счетчика времени соединен с первыми входами сумматора и схемы сравнени , выход сумматора соединен с первым входом блока пам ти кодов времени, выход которого соединен со входом схемы сравнени , выход которой соединен с первыми входами блока приостановки и блока пам ти параметров подпрограмм, первый и второй входы - Выходы ко1Х)рого соединены со входами - выходами, соответственно, счетчика команд и счетчика запросов, второй, третий входы, первый, второй входы - выходы блока приостановки соединены, соответственно , с выходом генератора импульсов, с выходом счетчика запросов, с входом - выходом блока формировани  функциональных сигналов и с входом - выходом регистра команд, второй, третий выходы которого соединены соответственно со вторым входом сумматора и со входом счетчика запросов, а вторые входы блока пам ти кодов времени и блока пам ти параметров подпрограмм соединены с четвертым выходом регистра команд. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР М 446060, кл. Q 06 F 9/00, 1974. 2. Липаев В. В., Колин К. К., Серебровский JI. А. Математическое обеспечение управл ющих ЦВМ, М., Сов. радио , 1972, с. 126-13О (прототип).The invention relates to the field of computer technology, in particular, to control devices for digital computers and can be used in digital processing systems for predominantly continuous, changing in real time data with periodic (periods are different) sampling of subroutines against the background of a cyclically executed program. It is known a control device for a digital computer that contains a start-up circuit - an oscillator, a clock frequency generator, a long-term memory, command registers, programs, an encoder, a command and clock counter, a mode trigger, and And 1 elements. A disadvantage of the known device is that it requires significant equipment costs. The closest to the invention to the technical essence and the achieved result is a control unit for a digital computer that contains a command memory, whose input is connected to the output of the command counter, and the output to the first input of the command register, a pulse generator, the output of which is connected to the input of a time counter and with the first input of the block forming functional signals 2J. The disadvantage of the device is low speed. The purpose of the invention is to improve speed. The goal is achieved by the fact that the device contains a query counter, an adder, a memory of time codes, a comparison circuit, a memory of parameters of subroutines and a pause block, the output of a time counter connected to the first inputs of the adder and the comparison circuit, the output of the adder is connected to the first input the memory block of time codes, the output of which is connected to the input of the comparison frame, the output of which is connected to the first inputs of the pause block and the memory block of the parameters of the subroutines, the first and second inputs - the outputs of which are Eny with entrances - exits, respectively. command counter and query counter, the second, third inputs, first, second inputs, the pause block outputs are connected, respectively, to the output of the pulse generator, to the output of the request counter, to the input - output of the function generation unit, and to the input - output of the register The second, third outputs of which are connected, respectively, with the second input of the adder and with the input of the query counter, and the second inputs of the time code memory and the subprogram parameter memory are connected to the fourth output of the command register. The block diagram of the device is shown in the drawing. The control unit for a digital computer contains a pulse generator 1, a block 2 of generating functional signals, a time counter 3, a command register 4, a command memory block 5, a command counter 6, an adder 7, a time code memory block 8, a subprogram parameter memory block 9, the request counter 10, the block 11 of the n {setting, comparison circuit 12. The device operates as follows. The program corresponds to the natural order of the following computational operations. In this case, the first subprogram command or a separate command, subject to higher repetition rate due to higher rates of change of some continuous data, contain an indication of the duration of the repetition interval and the number of repetitions per program cycle. The duration of the repetition interval of subroutines are selected as multiples of the program cycle duration. The first subprogram command specifies the cell address of blocks 8 and 9, in which it must store the address of the command (the state of the command counter corresponding to the first command of the subprogram) and the number of requests to repeat the subprogram. Each first subroutine command is assigned a cell in block 9, i.e. In block 9, there are as many cells as there are subroutines. Subprogram commands also include two features: a sign that the first command belongs to the periodically repeated ones and a sign that the next command also belongs to the periodically repeated subprogram opened by the first command. When a command code with a sign of belonging to periodic repeated blocks is selected from block 5, block 11 checks with the counter 10 the cell contents in block 9 with an indication of the number of requests. If during the check it turns out that the contents of the cell are zero, adder 7 generates the time of the subsequent execution of this command and sends it to block 8. Simultaneously, block 9 sends the number of requests for subprogram execution and the address of the first command of the repeated subprogram. The content part of the command is executed. If the command code indicates that the following commands belong to periodically repeated ones, then the next program command is executed. If in the command code, there is no indication that the next command is to be periodically repeated, the subprogram operation ends and block 11 organizes a return to the main program. If the check shows that the contents of the cell in block 9 is not zero, then the content selected from the cell of block 9 is replaced by the number of requests from the command folded with the rest of the cell of block 9, the remaining specified commands are not executed, the substantial part of the command is not executed control is transferred to the next command. If a group of commands is to be executed, then only a search of commands with blocking their execution is carried out. With the appearance of a request from the comparison circuit 12 to execute a periodic subroutine during the execution of background work, block 11 suspends the normal sequence of commands, skips into the additional register of counter 6, the address of the return command, and transfers control to the command whose address is sent by the request signal from the unit 8 is selected from counter 6. The number of requests is checked and changed. If the number of requests is greater than zero, the subprogram is executed, and after execution, control is transferred to the instruction address located in the additional register of counter 6. If the number of requests is one, which means the last request is executed, further execution of this per-periodic subprogram is blocked by sending to block 8 greater than the state of the counter 3 times corresponding to the length of the program cycle, and the number of requests in block 9 is set to zero. Adding to the program a unicast DVM of each new periodic subprogram increases the dispatching programs for the teams and accordingly reduces the performance of the DVM by 1m-2%. For example, dispatch programs for Sfe subroutines with different periodicities occupy 2500.i3000 commands and reduce the performance of digital computers, with a program of 30,000 commands by 4-5%. Replacing software organization with hardware allows eliminating the dispatch programs of periodic subroutines and increasing the performance of digital computers. Work scheduling is carried out during the first pass of the program cycle by shifting the phase of the periodic subprogram if the request for its execution occurs while another periodic subprogram is not yet completed. The shift is carried out automatically, since the calculation of the time of the next request in the adder 7 is performed with only when the command is executed without taking into account the waiting time for execution of the request that is in progress. Naturally, the sum of the durations of periodic subroutines should be less than the program cycle. The introduction of hardware planning and sampling of periodic subroutines shortens the program and simplifies the programming procedure. Claims of the invention: A digital computer machine control unit containing a command memory block, the input of which is connected to the output of the command counter, and a snood - with the first input of the command register, a pulse generator, the output of which is connected to the BXOAONf time counter and the first input of the functional generator block The second input of which is connected to the first output of the command register, characterized in that, in order to improve speed, it contains a query counter, an adder, a memory block of time codes, a comparison circuit, a block to the memory of the subprogram parameters and the pause block, the output of the time counter connected to the first inputs of the adder and comparison circuit, the output of the adder connected to the first input of the memory block of time codes whose output is connected to the input of the comparison circuit whose output is connected to the first inputs of the suspension block and the memory of the parameters of the subroutines, the first and second inputs - Outputs (1X) are connected to the inputs - outputs, respectively, of the command counter and the query counter, the second, third inputs, the first, second inputs - the output block pauses are connected, respectively, to the output of the pulse generator, to the output of the query counter, to the input - the output of the functional signal generation unit and to the input - the output of the command register, the second, third outputs of which are connected respectively to the second input of the adder and to the input of the request counter, and the second the inputs of the memory of time codes and the memory of parameters of subroutines are connected to the fourth output of the command register. Sources of information taken into account during the examination 1. USSR author's certificate M 446060, cl. Q 06 F 9/00, 1974. 2. V. V. Lipaev, K. K. Kolin, and JI Serebrovsky. A. Mathematical software for control computers, M., Sov. radio, 1972, p. 126-13O (prototype).

Claims (1)

формула изобретенияClaim Устройство управления цифровой вычис-40 лительной машины, содержащее блок памяти команд, вход которого соединен с выходом счетчика команд, а выход - с первым входом регистра команд, генератор импульсов, выход которого соединен со входом счетчика времени и с первым входом блока формирования функциональных сигналов, второй вход которого соединен с первым выходом регистра команд, о тличающееся тем, что, с целью повышения быстродействия, оно содержит счетчик запросов, сумматор, блок памяти кодов времени, схему сравнения, блок памяти параметров подпрограмм и блок приостановки, причем выход счетчика времени соединен с первыми входами сумматора и схемы сравнения, выход сумматора соединен с первым входом блока памяти кодов времени, выход которого соединен со входом схемы сравнения, выход которой соединен с первыми входами блока приостановки и блока памяти параметров подпрограмм, первый и второй входы выходы которого соединены со входами выходами, соответственно, счетчика команд и счетчика запросов, второй, третий входы, первый, второй входы - выходы блока приостановки соединены, соответственно, с выходом генератора импульсов, с выходом счетчика запросов, с входом — выходом блока формирования функциональных сигналов и с входом - выходом регистра команд, второй, третий выходы которого соединены соответственно со вторым входом сумматора и со входом счетчика запросов, а вторые входы блока памяти кодов времени и блока памяти параметров подпрограмм соединены с четвертым выходом регистра команд.The control unit 40 calculate the digital-inflammatory machine, comprising: a memory unit commands, whose input is connected to the output of the program counter, and an output - to the first input instruction register, a pulse generator, whose output is connected to the input of the time counter and the first input of the block formation of functional signals, the second input of which is connected to the first output of the command register, characterized in that, in order to improve performance, it contains a request counter, an adder, a memory block of time codes, a comparison circuit, a memory block of parameters subroutines and a suspension unit, wherein the output of the time counter is connected to the first inputs of the adder and the comparison circuit, the output of the adder is connected to the first input of the time code memory block, the output of which is connected to the input of the comparison circuit, the output of which is connected to the first inputs of the suspension unit and the subroutine parameter memory unit , the first and second inputs the outputs of which are connected to the inputs of the outputs, respectively, of the command counter and request counter, the second, third inputs, the first, second inputs are the outputs of the suspension unit are connected, accordingly, with the output of the pulse generator, with the output of the request counter, with the input - output of the functional signal generating unit and with the input - output of the command register, the second and third outputs of which are connected respectively to the second input of the adder and to the input of the request counter, and the second inputs of the memory block the time codes and the memory block of the parameters of the subprograms are connected to the fourth output of the instruction register.
SU772514767A 1977-08-03 1977-08-03 Arrangement for control of digital computer SU708352A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772514767A SU708352A1 (en) 1977-08-03 1977-08-03 Arrangement for control of digital computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772514767A SU708352A1 (en) 1977-08-03 1977-08-03 Arrangement for control of digital computer

Publications (1)

Publication Number Publication Date
SU708352A1 true SU708352A1 (en) 1980-01-05

Family

ID=20720967

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772514767A SU708352A1 (en) 1977-08-03 1977-08-03 Arrangement for control of digital computer

Country Status (1)

Country Link
SU (1) SU708352A1 (en)

Similar Documents

Publication Publication Date Title
EP0021404B1 (en) Computing system for the simulation of logic operations
US3760369A (en) Distributed microprogram control in an information handling system
JPS5661097A (en) Pattern generator for semiconductor memory test
SU708352A1 (en) Arrangement for control of digital computer
JPS5611503A (en) Control method of timing
US5752061A (en) Arrangement of data processing system having plural arithmetic logic circuits
Eckes et al. Digital program control for iterative differential analyzers
JPS5533231A (en) Sequential controller
EP0251716A3 (en) Instruction decoding microengines
SU805256A1 (en) Programmable controller
JPS567146A (en) Process time reducing method for microcomputer
JPS5479533A (en) Data processing unit
JPS5663606A (en) Sequence control unit
SU1001101A1 (en) Device for distributing tasks for processors
JPS57150200A (en) Ultra-high speed test pattern generator
SU1688241A1 (en) Generator of random functions
US5524123A (en) Method for the computer-controlled generation of pulse interval sequences with periods of repeating pulse intervals
SU1714645A1 (en) Operator trainer controller
SU1652980A1 (en) Adaptive extrapolation unit
JPS6143736B2 (en)
SU1571628A1 (en) Hybrid computing system
SU675424A1 (en) Control device
SU987623A1 (en) Microprogramme control device
JPS5541080A (en) Coder for video signal
SU955027A1 (en) Device for calculating boolean functions