SU693388A1 - Signal adding device - Google Patents
Signal adding deviceInfo
- Publication number
- SU693388A1 SU693388A1 SU772500743A SU2500743A SU693388A1 SU 693388 A1 SU693388 A1 SU 693388A1 SU 772500743 A SU772500743 A SU 772500743A SU 2500743 A SU2500743 A SU 2500743A SU 693388 A1 SU693388 A1 SU 693388A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- keys
- voltage
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ CyfimPOBAHHH СИГНАЛОВ(54) DEVICE FOR CYFIMPOBAHHH SIGNALS
;-. .. 1- V ; -. .. 1- V
Изобретение относитс к области втоматикй и вычислительной техИики , в частности к аналоговой, вычислительной технике.This invention relates to the field of automation and computational technology, in particular, analog computing technology.
Известнь) устройства дЛ суммировани , сигналов, состо щие из двух последовательно соединенных суммирующих операцирнных усилителей 1. Подобные устройства испоЛьЗуют дл шолученй взвешенных сумм входных нагф жений, дл инвертировани напр жений ив качестве Эадатчиков р жений. Недостатком аких устройст-В вл етс неточность коэффициентов передачи и их нестабильность, вызываемые нестабильностью и неточностью .ма табных резист.оров.Lime) dL summing devices, signals consisting of two series-connected summing op amps 1. Such devices are used to obtain weighted sums of input naggings, to invert the voltages as PIDs. The disadvantage of such devices is the inaccuracy of the transfer coefficients and their instability caused by the instability and inaccuracy of the digital resistors.
Наиболее близким техническим речением к предлагаемому изобретению вл етс устройство дл суммировани сигналов, содержеидее резистивный делитель напр жени , крайние выводы которого вл ютс входами уст-, ройства, а средний выйод подключен к неинвертируйщему входу дифференциального усилител , подсоединенно1ЧЭ Инвертирующим входом к одним выво|Дам масштабнш; резисторрв и через резистор обратной св зи - к своемуThe closest technical speech to the present invention is a device for summing signals, containing a resistive voltage divider, the extreme terminals of which are the inputs of the device, and the middle output is connected to a non-inverting input of the differential amplifier, connected to an inverter input to one output jack. ; the resistor and through the feedback resistor to its
выходу, который вл етс выходом устройства 2.output, which is the output of device 2.
Недостатком такого устройства вл ютс недостатбчно высокие стабильность и точность.The disadvantage of such a device is its high stability and accuracy.
Цель изобретени - повысить стабильность и точность работы устройства .The purpose of the invention is to improve the stability and accuracy of the device.
Это достигаетс , что устройство содержит дополнительный резистивный делитель напр жени , блок коммутации, первый выход которого подключен к управл ющим входам четырех пар ключей, и три дополнительных дифференциальных усилител , выходы которых подсоединены к другим выводам соответствующих масштабных резисто ров, а управл ющие входы : подключены ко второму выходу блока коммутации, крайние выводы дополнительного рёзистивного Делител н-апр жени подключены через две пары ключей ко входам устройства и .. .через две другие пары ключей-к первымIt is achieved that the device contains an additional resistive voltage divider, a switching unit, the first output of which is connected to the control inputs of four pairs of switches, and three additional differential amplifiers, the outputs of which are connected to the other terminals of the respective scale resistors, and the control inputs: to the second output of the switching unit, the extreme terminals of the additional resistive divider n-apr are connected via two pairs of keys to the inputs of the device and ... through two other pairs of keys to the first
входам двух соответствующих дополнительных дифференциальных усилите eй , вторые входы которых подсоединены ко входам устройства, первый вход третьего дополнительного дифференциального усилител подключён IK среднему выводу дополнительного ре истивного делител напр жени , а его второй вход соединен с выходом устройства. На фиг. 1 дана структурна принципиальна схема устройства; на фиг, 2 - вариант, устройства, рабог . тающего в {эежиме инвертировани ; на фиг. 3 - то же в режиме удвоенй ; на. фиг. 4 - использование устр|эйства дл апгебраического суммировани с произвольными коэффициентами , . ; .; , ./ : . .Устройство содержит резйстйвнйй делитель 1 йапр жёйи с крайними выводами 2 и 3 и средним выводом 4, дифферёнциальный усилитель 5 с неийвертирующим входом б, входом 7и выходом 8 и резисгЬр. 9 ц Ш обр атной св зи, Кроме .тЬг67 в ег срстай введены три дополнительных дифференциальных усилител Ю-12 с -первык1и йХсэдаш 13-15, вторыми входами 16-18 и выходами 19-21, бЛОК; 22 коммутации с выходами 23 и 24, дог1СййЙтёльный рёзиЬ ивный делитель 25 нaпp 5keйи с краййШй вывойами ; . 26 и 27 и средним йлводом 28, ключи 29; - 3$, К инвертйру ощему входу 7 диффе1рёнциаль 1рго усилител 5 масштабйыё резисторы . Выводы 2 и 3 входнбЛ рёэйстйвйо гЬ.tёлйтeл .напр жени 1, вл ющиес вхоййми устройства, соединены со ответственно с вторыми входами 16 -и 17 дифференциальйых усилителей 10 ЙЦ. Через ключи 29 и 32 вход устройства 3 средйней с крайними , выводами 26 и 27 вторЬ орёзйстивнр го делител напрйженй 25, которые соёйимёйн такйсе со входом устройства 2 срртве ственйО через ключи 30 и 31, с первым входом 13 первого диффёрейциальногго усилител 10 - че : реэ .34 и 35, а с первым вхр-./ дом 14 дифференциальнрго усилител , 11 соответственно че )рез ключи 33 и 36. Средний выход 4 входного резйстивйогр делител 1 йагтрзшёнй соедийёй с йёйнвертирую щйм- входом 6 дйффёренцйальй6 6 усй;- .литеп 5, .а средний вывод-28 .втр-рого .резЙСТИВЙОГР; делител 25 напр - С первым входом 15 ре;тье-; , ГО: дйфферейцйалБйдгчэ уЬйлЙтеШ 12, йтррОй вход 18 которого соединен с выходом J8 дифференциального усиЛиг-. :тел 5, йвЛйющйМС и выходом уст- . рРЙстВа, Первый выход 23. блока 22 коммутаций соеДййен с ущэавл ю14ими Входами ключё0 29 - 36, а втрроЙ:-выХОд 24. - с уцравл йади входа ми диффе1 ёнЦиальных усилителей , выхода 1.9 - 21 которых соединен с масштабными резисторами 37 - 39. УС ЁЗОЙСТВО работает следующим /рбразом. , ч Основным режимом работы вл етс олучение полусуммы входных напр жеий . Дл этого сопротивлени резистоов рез истивных делителей 1 и 25 апр жени выбирают, примерно равными (с точностью, максимально достижири из технических сообра)ений) . В : том случае на выхрде В операционно-; го усилител 5 получаетс йапр жейие,; римерно равное полусумме вхрдных апр жений (при ртклю лейной остальнрй чё1сти схемы) .Дл коррекции выходу Ного Напр жени используют дополнит ельный д ел ит ел ь 2 5 н апр жен и . Вхо- ды 26 и 27 этого делител При.помощи поочереДйо попарно отпираемых ключей 29, 31иЗО, 32, копФлУтйру еьыХ блоком 22 коммутации, соедин ют поочереДнО соответсзтвенно со входами 2 и 3 либО(, соответственйо со вхОйами 3 и 2 Устройства. При этом на выходе реЗйстиВного делител 25 йаПр жени по вл ютс напр жени X/ и Xgj колеблйэщиес (при идеальных ключах 29 - 32) отйрсительно полусуммы входных напр жений . jliaj с равной амплитудой. РазнрстьпоЛусумли напр жений Х и Xj йыходного напЕЯше- : ни у усиливаетс третьим дйфферейциальйым уЬй телем 12,-и с соот- , ветствзпощим знаком ,подаетс через : масштабйый резистор 39 на инвертйрующий вХод 7 дифференцйсшьного усилител 5, Если выходное напр жеййе ; у точно равно полусумме входнйОс напр жейий -f , указанна разность равна нулю, поэтому выходное напр жение дифференциального усилител 12 йри этом равно нулю. Если ц z--l f равйойёсие нарутааетс и с выхода . 21 дифференциального усилител 12 через масаитабный резистор 39 поступает ток, умёньш щий отклонение :;; у от полусуммы при доста- точно боладом коэффициенте усилейй дифференциального усилител 12 это отклонение может быть значи- . тёльйо .у ейЬ1иейо (в/неЬкольйО ты- с ч раз, аналогично дрейфу обычного операцйоййд О усиЛител ). jBO столь- ;ко же раз возрастает .точность ощ5е- / дуёЛёйи йОйуеулсмы вХЬдйых напр же- i НИИ. Это Рйрав§;п лив6 при идеальных , клй)чаХ, йапрймер в случае йсполь- . зъванй ;е.к;йчестве;/ключей 29 .-.32 .. . KoHTakTOl- pisne, и выпОлйенйи дйф-; ференцй;ального усилител 12: по . . ст1 укту|эе модул то -усйлйтель переменнохх тока-дёмодул тор (структура ипа МДМ) . ЕСЛИ же в устройстве йс-. пользуют элёЯ Т1р10йные ключи, налример, на полевых транзисторах,. их сз статрчные напр ейи , суммиру сь с входйыми напр жени ми, могут .. вать погрешиОрть определени .полусуммы . Дл уменьшени этой составл ющей погрешйости в схему Устройства введены т а;кже два дифференциальных усилител lu и и и 33 - 36. Управление ключами 34 и 35 производ т так, чтобы первый и второй входы 13 и 16 дифференциального усилител 10 поочередно подклю чались параллельно открытым в этот мент ключам , 30 и 31,подключенным к Bxoiai 2 устройства. остйточных напр жений, возникающих поочередно на кличах 30 и 31, усиливаетс дифференциальным усилителем 10 и в качестве поправки подаетс с йЬответствующим знаком на: мао табный резистор 38 дифференциального усилител 5. ОстаточЙыё напр жени 29 и 32 кoppeктиpy|otc аналогично при помощи ключей 33 и 36, дифференциального усилител 11 и ре зистора 37. Выбира соответствующие значени коэффициентов передачи и знаки указанных поправок, можно пра ти,ческй из бе витьс от вли ни octa«точных напр жений ключей., .. Таким образом, в основном реЖйме устройство позвол ет оп ЗДелить полусумму входных напр жений с погрешностью , в несколько тыс ч раз меиыней, чем погрешность резистивных делителей 1 и 25 нагф жени (практически с точностью До 10 %). Режимы прецизионного сумлшрований йри коэффициентах, не равных О,5,МОГУт быть получены обычными сп , путем использовани нескольк устрШста выполн ющих операцию опре ленй полусу вл, и вспомогательйых опед)ацирнн1 1Х усилителей. Так, например, точное инверт1фование можно получить, в виде не вной функций 5 «И, включив устройст во 40, работавдее в определени полусум№1, в цепь обратной св ди операционного усилител 41, (см, фиг, 2), на фиг, 3 показано испЬль.зовалие устройства 40, работающего в р(ажймё определени полусуммы, и операЦионHOix усилите.л| 41 is режиме прецйзйо ногр удвоенного Напр жени ; Примен пбслейоваГельноё и па раллельнОе с6 йнёние нескольких усгрбйстб 40, работающих в режиме определени полусуммы, и устройстйа 42 инвёртй)ров€1ни см, фйг; 4) :и удвоени , можно проиаводитьсуМмировднйё с произвольными коэффи цйёнтамй , ана 1Ьгйчно то1лу, как это производитс в ЦифрОйНсшоговых пре Обрйэ6ва ет1йх (на фиг. 4 показан п:рйМ(Эр устройства дл прецизионного суммир 5ванй вида ,75 X. + О,125 xj), Аналогично цифроаналоговым преобразовател м, младшие раэЕ дысоставйых сумматоров могут быть сравнительйо неточными и ЬыйоЛнены йа Обычных сумматорах, Опиранные устройства дл прецизионнрго суммировани 1 ГУ т быть исinputs of two corresponding additional differential amplitudes ey, the second inputs of which are connected to the inputs of the device, the first input of the third additional differential amplifier IK is connected to the middle output of the additional real voltage divider, and its second input is connected to the output of the device. FIG. 1 shows a structural circuit diagram of the device; Fig, 2 - option, device, rabog. melting in the {inversion mode; in fig. 3 - the same in double mode; on. FIG. 4 - use of the device for apgebraic summation with arbitrary coefficients,. ; ; ./: . The device contains a 1 dArm resistive divider with extreme pins 2 and 3 and a middle terminal 4, a differential amplifier 5 with non-inverting input b, input 7 and output 8 and resisgr. 9 C W of the reverse link, In addition to the Thr67, three additional differential amplifiers, the U-12 with 13–15–15, with the second inputs 16–18 and the outputs 19–21, BLOCK, were introduced into the system; 22 commutation with outputs 23 and 24, dog1SYYTyolnyy rosil divider 25 npap 5keyi with extreme vyvyami; . 26 and 27 and middle driver 28, keys 29; - $ 3, to the inverter to the main input 7 differential 1rgo amplifier 5 scaling resistors. The pins 2 and 3 of the input terminal pt. Terminal 1, which are the devices, are connected, respectively, with the second inputs of the 16 and 17 differential amplifiers 10 JZ. Through the keys 29 and 32, the input of the device is 3 sredny with extreme, pins 26 and 27 are the second oryostivny divider sprei 25, which are identical with the input of the device 2 through the keys 30 and 31, with the first input 13 of the first differential amplifier 10 - che: re .34 and 35, and with the first inr -. / House 14 differential amplifier, 11, respectively) cut keys 33 and 36. The average output 4 of the input resistive divider is 1 connection with the interface with a six-differential 6th usi; - 5th line .a average output-28 .the second. resistivity; divider 25 napr - With the first entrance 15 re; tye-; GO: dyferetsyyalBydgche uYlyytesh 12, the input of which 18 is connected to the output J8 of the differential force. : tel 5, dvd and SMS exit. rRystva, the first output 23. block 22 of the commutations of the connectors with gapped by the inputs of the key 29–36, and the third: –withS 24.– with the control inputs of the differential amplifiers, outputs 1.9–21 of which are connected to the large-scale resistors 37–39. EZOTNOST is working as follows /. The main mode of operation is the half-sum of the input voltages. For this, the resistance of the resistive dividers of 1 and 25 Apr is chosen to be approximately equal (with accuracy, to the maximum from technical considerations). B: in the case of a B operation; Amplifier 5 is received by the unit; Approximately equal to the half-sum of the wedges of aprons (when the control circuit of the rest of the circuit is used). To correct the output of the nogo voltage, use the additional formula for a 2 5 apr w ary. Vho- rows 26 and 27 of this divider Pri.pomoschi poochereDyo pairwise key 29 unlocks, 31iZO, 32, kopFlUtyru eyH switching unit 22, connected to sootvetsztvenno alternately to the inputs 2 and 3 or (, sootvetstvenyo with vhOyami devices 2 and 3. In this case at Result of the 25-dA divider, voltages X / and Xgj fluctuate in patterns, with ideal keys 29 - 32, are equal to half the sum of the input voltages. jliaj with equal amplitude. with telegram 12, -i s respectively, in This sign is supplied through: a large-scale resistor 39 to the differential amplifier 5, if the output voltage is 5, If the output voltage is exactly equal to half the input voltage, the difference is equal to zero, so the output voltage of the differential amplifier is equal to zero equal to zero. q z - lf equalizer is also disrupted from the output 21 of the differential amplifier 12 through the masaitic resistor 39 receives a current, a slight deviation: ;; y from half-sum with a sufficiently large gain of the gains of the differential amplifier 12, this deviation may be significant. Tayloyu .uyu1ieyo (in / nekolYO tyy- with h times, similar to the drift of the ordinary operation oyusilizer). jBO is just as much as increasing. The accuracy of gag- / / duoLoi yoiuulmsma vkHdyyi i-SII. This is Rérav§; Liv6 with ideal, kly chy, yprymer in the case of yspol-. zvani; ek; yachestse; / keys 29 .-. 32 ... KoHTakTOl- pisne, and expiry of the dif-; power amplifier; 12: on. . CT1UkTU IF same in device ys-. use elda1 keys, nalrimer, on field effect transistors ,. their stz, for example, summing up with the input stresses, can ... pore errors. Definitions of semi-sum. In order to reduce this component error, the following devices were entered into the device circuit; two differential amplifiers lu and and 33 - 36 were also introduced. The keys 34 and 35 are controlled so that the first and second inputs 13 and 16 of the differential amplifier 10 are alternately connected in parallel with the open To this ment, the keys, 30 and 31, are connected to the Bxoiai 2 device. The alternating voltages arising alternately on the cry 30 and 31 are amplified by the differential amplifier 10 and, as a correction, are applied with the appropriate sign to: the mastic resistor 38 of the differential amplifier 5. The residual voltage of 29 and 32 is corrected using the keys 33 and 36 Differential Amplifier 11 and a Resistor 37. Choosing the appropriate values of the transfer coefficients and the signs of these corrections, you can safely avoid the influence of the octa "exact key voltages., .. Thus, in the main mode of Cereal allows op half the sum of the input voltage with an accuracy of a few thousands of times meiyney than the error resistive dividers 1 and 25 nagf voltage (practically up to 10%). Modes of precision summation of coefficients that are not equal to O, 5, MAY be obtained by ordinary methods, by using several devices that perform the operation of the half-time controller and the auxiliary devices of the 1X amplifiers. So, for example, accurate inversion can be obtained, in the form of implicit functions 5 "And, turning on the device 40, working in the half-number # 1 definition, into the feedback circuit of the operational amplifier 41, (see, Fig 2); 3 shows the use of a device 40 operating in p (also determining half-sum, and operating ZionOX amplification | 41 is a mode of double-voltage Negative foot; Using PbsleyGel and Parallel with six different modes of operating 40, working in a region and a field, and a surface area. 42 Invert) moat € 1 cm, f; 4): and doubling, you can produce a World with arbitrary coefficients, like 1 to a torus, as it is done in Digital Overscope (Fig. 4 shows p: RyM (EQ for precision sum 5 of 5), and for a total of 5). xj) Similarly to digital-to-analog converters, lower-range adders can be comparatively inaccurate and can be conventional adders, Operated devices for precision summation of 1 GU can be used
693388 пользованы в качестве прецизионных источников опорного напр жени нелинейных аналоговых устройств, аналого-цифровых и цифроаналоговых преобразователей, в качестве.задатчиков напр жени и дл калибровки прецизионных аналого-цифровых и цифроайалоговых . преобразователей .. Точность и стабильность подоб:ных устройств может быть значительно выше, чем точность и стабильность используеий х в этих схемах резис ивных делителей напр жени . При современных элементах схем погрешность указанных устройств может быть снижена До уровн нескольких ; Алкровольт, т.е. примерно до 0,0001% на шкале 10 В. . формула изобретени I , Устройство дл суммировани сигна- лрв, содержащее реэистивный делитель ;напр жени , крайние выводы которого i вл ютс входами устройства, а средний вывод подключен к неинвёртирую ,Щему входу дифференциального усилител , подсоединенного инвертирующим входом к, одним выводам масштабных резисторов и через резистор обратнрй св зи - к своему выходу, ;который вл етс выходом усТройст|sa , р т л и ча ю щ е е с тем, |что, с целью повышейи стабильности и точнорти работы уртройства, оно содержит дополнительный резистив;ный делитель йапр жени , блок ком- мутации, пёрв1ай выход которого подключён к управлйюгдйм входам четырех пар ключей, и три дополййтельйых дифференциальных усилител , выходы которых пбдррединены к другим ,выводaм соответствующих маштабных ре3HCTOJJOB , а угфавл ющие входы подключены ко второму выходу блока коммутации , нраййие выводы дополнительнрго реэистивного дел.ител напр жени подключены.черед две пары ключей ко входам устройства и через две других пары колючей к первым входам двух сорТветствующих дополнительных дифференциальных урилиТелеЙ, вторые входа котРрыхподРРёдйнёйЫ ко входам уРтройрТйа, первый вход т етьего допрЛнитёлЬнргр -дифференциального усилител ; -йодключен к среднему выводу дополнительного реэистивнЬго делител йапр жени , а его второй вход соеДин ен с выходом устройства .. Источники информации прин тые во внимание при экспертизе 1,Смрлов В.Б, Аналоговые вычислйтельньге машины, М., 1972, с . 143, 2.Справочййк.пР нелинейным схемам . Под рёд,.Л,Шейнгелда, М,, Мир, 1977, с, 274 (прототип).693388 are used as precision sources of the reference voltage of non-linear analog devices, analog-digital and digital-to-analog converters, as voltage sensors, and for calibrating precision analog-digital and digital-analog ones. converters .. The accuracy and stability of similar devices can be much higher than the accuracy and stability of resistive voltage dividers used in these circuits. With modern circuit elements, the accuracy of these devices can be reduced to a few levels; Alcrovolt, i.e. to about 0.0001% on a scale of 10 V. claim I, a device for summing signals containing a resistive divider; voltages whose extreme terminals i are device inputs and the middle lead is connected to a non-inverting input of a differential amplifier connected by an inverting input to one of the terminals of large-scale resistors and through The resistor is connected to its output, which is the output of the system, which contains, for the purpose of increasing the stability and accuracy of the work of the device, it contains an additional resistive divider, commutation unit, the first output of which is connected to the control inputs of four pairs of keys, and three additional differential amplifiers, the outputs of which are pdrredinen to others, the outputs of the corresponding scale relays of the HCTOJJOB, and the uglary inputs are connected to the second output of the block switches, which are connected to the second output of the unit's 3HCTOJJOB amplifiers. additional resistive voltage divider is connected. two pairs of keys are connected to the device inputs and through two other pairs of barbed to the first inputs of two sorts of additional differential levels or Tele, the second inputs are connected to the inputs of the receiver, the first input of this option is a differential amplifier; - connected to the average output of the additional resistive divider, and its second input is connected to the output of the device. Sources of information taken into account in examination 1, V. Smrlov, Analog Computation Machines, M., 1972, p. 143, 2. Help. Non-linear circuits. Under the tail, .L, Sheineld, M, Mir, 1977, p. 274 (prototype).
37 37
Фиг.22
Фиг.ЗFig.Z
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772500743A SU693388A1 (en) | 1977-06-29 | 1977-06-29 | Signal adding device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772500743A SU693388A1 (en) | 1977-06-29 | 1977-06-29 | Signal adding device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU693388A1 true SU693388A1 (en) | 1979-10-25 |
Family
ID=20715173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772500743A SU693388A1 (en) | 1977-06-29 | 1977-06-29 | Signal adding device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU693388A1 (en) |
-
1977
- 1977-06-29 SU SU772500743A patent/SU693388A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04351969A (en) | Electric current measuring circuit | |
SU693388A1 (en) | Signal adding device | |
US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
CN208862818U (en) | A kind of digital analog converter | |
SU1259968A3 (en) | Digital-to-analog converter | |
SU1005085A1 (en) | Amplitude selector | |
SU763909A1 (en) | Scale amplifier | |
SU1465896A1 (en) | Multiplication device | |
SU1336233A1 (en) | Device for measuring differential non-linearity of digital-to-analog converters | |
JPS60263525A (en) | Digital-analog converter | |
SU1642586A1 (en) | Da converter | |
SU1543425A1 (en) | Logarithmic computing device | |
SU953723A1 (en) | Digital-analogue converter | |
SU843244A1 (en) | Three-channel majority device | |
SU1559408A1 (en) | Digit-to-analog converter | |
SU1312738A1 (en) | Multiplying digital-to-analog converter | |
SU1283519A1 (en) | Multichannel strain transducer | |
JPS61203711A (en) | Polygonal line approximation circuit | |
SU1327130A1 (en) | Function generator | |
SU1051454A1 (en) | Digital ohmeter | |
SU1141426A1 (en) | Pulse-position square-law function generator | |
SU1145299A1 (en) | Code-controlled phase inverter | |
SU1667253A1 (en) | Bipolar number-to-voltage converter | |
SU1043671A1 (en) | Differential signal scaling conversion device | |
SU813382A1 (en) | Voltage calibrator |